专利名称：Lvds驱动器的制作方法
技术领域：
本发明涉及电子技术，特别涉及集成电路技术。
背景技术：
现有技术如图1所示，当Dl为“低”，Dlb为“高”时，N3关断，N4导通；开关S2断 开，Sl闭合使Buffer输出Vb2接到Pl的栅上，使Pl处于正常工作状态，其栅压Vb2 = Vb。 而由于Co的作用，P2上栅压为VC使P2关断。这样3. 5mA电流将流过终端电阻Rt产生标 准的LVDS信号，输出共模电压由共模反馈电路来调整Ns的栅压VCM达到稳定，其值约为 1. 2V。当Dl为“高”，Dlb为“低”时，和上述情况相反，N3和P2管导通使流过Rt的电流反 向。但是在高频情况下，当开关P2由关断转换为导通时，Sl断开，S2闭合使P2处于 正常偏置状态，该瞬间P2栅压将由VC立即转变为Vb2。由于Buffer具有一定的建立响 应时间，不可能对该瞬时转换进行及时响应；另外，开关S1/S2上沟道内多余的电荷将注入 Buffer输出端使其输出发生改变。工作频率越高，上述效应的影响越明显，D2/D2b上电压 将不断上升，由于P1/P2栅压与其漏极电流的平方根成正比，则由栅压的改变会产生较大 的尖峰电流，该电流通过终端电阻Rt将使输出产生明显形变。
发明内容
本发明所要解决的技术问题是，提供一种能够降低栅压偏差的LVDS驱动器。本发明解决所述技术问题采用的技术方案是，LVDS驱动器，包括输入缓存单元和 驱动单元，其特征在于，还包括充放电控制单元，所述充放电控制单元包括电压差/电流差 转换单元、电流比较单元、控制逻辑单元和充放电单元；电流比较单元通过电压差/电流差 转换单元和输入缓存单元连接；控制逻辑单元和电流比较单元连接，并与充放电单元的控 制端连接；充放电单元的输出端和输入缓存单元的输出端连接。所述充放电单元包括并联于充放电单元输出端和地电平之间的第一电容支路和 第二电容支路，第一电容支路包括相连接的第一开关、第一电容，第一电容一端接地，第一 开关和第一电容的连接点通过第三开关接地；第二电容支路包括相连接的第二开关、第二 电容，第二电容一端接地，第二开关和第二电容的连接点通过第四开关接地；第一开关、第 二开关、第三开关、第四开关的控制端与控制逻辑单元连接。本发明的有益效果是，降低了驱动电路的栅压偏差，实现了动态稳定。以下结合附图和具体实施方式
对本发明作进一步的说明。
图1是现有技术的电路示意图。图2是本发明的电路示意图。图3是本发明的控制逻辑单元电路图。
图4是本发明的电流比较逻辑电路图。图5是实施例中Vb2随控制信号Φ3禾Π Φ3b状态改变的曲线图。
具体实施例方式参见图2。本发明的LVDS驱动器包括输入缓存单元和驱动单元，还包括充放电控制单元，所 述充放电控制单元包括电压差/电流差转换单元、电流比较单元、控制逻辑单元和充放电 单元；电流比较单元通过电压差/电流差转换单元和输入缓存单元连接；控制逻辑单元和 电流比较单元连接，并与充放电单元的控制端连接；充放电单元的输出端和输入缓存单元 的输出端连接。所述充放电单元包括并联于充放电单元输出端和地电平之间的第一电容支 路和第二电容支路，第一电容支路包括相连接的第一开关K1、第一电容Cl，第一电容Cl 一 端接地，第一开关Kl和第一电容Cl的连接点通过第三开关K3接地；第二电容支路包括相 连接的第二开关K2、第二电容C2，第二电容C2 —端接地，第二开关K2和第二电容C2的连 接点通过第四开关K4接地；第一开关K1、第二开关K2、第三开关K3、第四开关K4的控制端 与控制逻辑单元连接。第一开关Kl和第四开关K4受控于信号φ 3，第二开关K2和第三开关Κ3受控于信 号03b，Φ3和是控制逻辑单元的两个输出信号。同时参见图5。当Dl由“高”变“低”时，Dlb由“低”变“高”，这时Pl将由关断转 换为正常工作状态，其瞬时栅压VC大于Vb2，同时Sl沟道中多余的电荷将注入buffer，这 样都会使Vb2升高。因为buffer本身有限的开环增益和建立时间使得Vb2不可能在每个 开关切换周期被拉低。为此加入了一个额外的控制环路来保证偏置点A动态稳定。由于 Vb2大于基准电压Vb，Vb和Vb2的电压差通过尾电流镜像管转换为电流差值，比较逻辑将对 该差值进行采样，并产生触发信号，该信号经过控制逻辑处理产生一对互补的控制时钟Φ3 和巾北，(控制逻辑如图3所示，主要由反向器、与非门、触发器组成)使得的电容Cl或C2 被接入A点和A点所有等效电容进行电荷重分布。由于电容C1/C2初始电荷为0，在接入 瞬间将会把A点电位拉低。因为A点电压Vb2高于Vb，则根据比较结果，如图4所示，控制 逻辑会使Φ3和持续翻转(T2时间段)，这样Vb2会被逐渐拉低(U点至G点)；而如 果A点电压Vb2低于Vb时，控制逻辑会使Φ3和公3卜停止翻转(Tl时间段)，对Cl或C2 进行持续充电将A点电压Vb2抬升(K点至U点)。可见由于该控制环路存在一定的延迟， Vb2的电压会存在一定的稳定范围，环路延迟越小Vb2偏差也就越小。图4表明，工作频率 1. IGHz情况下，Vb2偏差最大仅为0. IV。达到了动态稳定的目的。图4为图3中的电流比较逻辑电路图。说明书已经对本发明的原理及必要细节作 出充分说明，普通技术人员完全能够实施。
具体实施方式
不可理解为对本发明的权利范围 的限制，基于本发明原理的任何变形皆属本发明的权利范围之内。
权利要求
1.LVDS驱动器，包括输入缓存单元和驱动单元，其特征在于，还包括充放电控制单元， 所述充放电控制单元包括电压差/电流差转换单元、电流比较单元、控制逻辑单元和充放 电单元；电流比较单元通过电压差/电流差转换单元和输入缓存单元连接；控制逻辑单元 和电流比较单元连接，并与充放电单元的控制端连接；充放电单元的输出端和输入缓存单 元的输出端连接。
2.如权利要求1所述的LVDS驱动器，其特征在于，所述充放电单元包括并联于充放电 单元输出端和地电平之间的第一电容支路和第二电容支路，第一电容支路包括相连接的第 一开关(Kl)、第一电容(Cl)，第一电容(Cl) 一端接地，第一开关(Kl)和第一电容(Cl)的连 接点通过第三开关(D)接地；第二电容支路包括相连接的第二开关(K2)、第二电容(C2)， 第二电容(以)一端接地，第二开关(以)和第二电容(以)的连接点通过第四开关(K4)接 地；第一开关(Kl)、第二开关(K2)、第三开关(K3)、第四开关(K4)的控制端与控制逻辑单 元连接。
全文摘要
LVDS驱动器，涉及电子技术。本发明包括输入缓存单元和驱动单元，其特征在于，还包括充放电控制单元，所述充放电控制单元包括电压差/电流差转换单元、电流比较单元、控制逻辑单元和充放电单元；电流比较单元通过电压差/电流差转换单元和输入缓存单元连接；控制逻辑单元和电流比较单元连接，并与充放电单元的控制端连接；充放电单元的输出端和输入缓存单元的输出端连接。本发明的有益效果是，降低了驱动电路的栅压偏差，实现了动态稳定。
文档编号H03K19/0175GK102136837SQ201010599909
公开日2011年7月27日 申请日期2010年12月22日 优先权日2010年12月22日
发明者岑远军, 张克林, 朱志勇, 蔡化 申请人:成都华微电子科技有限公司