具有有效去耦合的射频放大器的制作方法

专利名称：具有有效去耦合的射频放大器的制作方法
技术领域：
本发明总体涉及射频电路，更具体地涉及射频放大器的去耦合
背景技术：
电信包括在用于通信的距离内发送信号。为了满足数据带宽的逐渐增长的需求， 一些电信协议涉及基带频率与更高频率/射频(RF)之间的转换。例如，高频载波信号由基 带信号进行调制以用于发送。对于接收，将调制后的载波信号解调回到基带信号。因此，在 发送期间，将基带信号移位至高得多的(RF)频率。RF发送中使用的基站包括工作在RF信号速度处的功率放大器。这些放大器工作 在高RF频率处，并优选地在放大期间维持信号的保真度。基于可用频谱的固有限制来对电 信进行限制。相应地，新兴的无线通信协议实现用于增大通信吞吐量的新技术。不幸的是， 这些新技术可能推到了当前技术的极限。基带(视频)带宽已增大至满足不断增长的吞吐 量需求。此外，无线通信协议使用承载数据的多载波频率。因此，基站将同时工作在多载波 频率上。发生了 RF发送的方面可导致不利的基带级干扰的问题。

发明内容
本发明在多个实现方式和应用中例证，以下概括该多个实现方式和应用中的一些。根据本发明的示例实施例，利用具有栅极端子和漏极端子的射频晶体管，实现被 限于小封装大小的射频放大器电路。具有寄生输出电容的电路输出通过接合线连接至源 极-漏极端子。内部分路(shunt)电感电路提供对寄生输出电容的补偿。内部分路电感电 路还在低于大约80MHz的所有频率处提供了小于大约0.50hm的有效电阻。该内部分路电 感电路是使用将第一端子连接至电路地的高密度电容器以及连接在所述高密度电容器的 源极-漏极端子和第二端子之间的内部分路电感来实现的。根据本发明的另一实施例，实现了一种用于创建具有高密度电容器和射频晶体管 的射频放大器电路的方法。所述高密度电容器是通过以下操作来形成的通过对高掺杂度 (如η++或ρ++)的Si或GaN衬底形成图样和进行蚀刻，形成直径大约0. 8 μ m至1. 5 μ m、 深大约20 μ m至25 μ m、具有大约2 μ m至3 μ m的孔距的孔的集合，来形成电容器的第一板。 通过氧化蚀刻后的Si衬底、使氮化硅沉积在氧化后的Si衬底上、并在沉积后的氮化硅上生 成氧化硅薄膜，形成Si衬底的前侧的氧化物、氮化物、氧化物层；通过使多晶硅沉积在氧化 硅薄膜上并使电极沉积在沉积后的多晶硅上，形成电容器的第二板。使用具有电感的电连 接将电极连接至射频晶体管，所述电连接和高密度电容器具有足以提供对射频晶体管的寄 生输出电容的补偿的电感和电容。根据本发明的一个实施例，在表面贴装器件(SMD)封装中实现射频放大器电路。 电路对具有基带部分的射频信号以及频率间隔大于基带带宽的多个载波信号进行放大。电 路包括射频晶体管与具有寄生输出电容的电路输出相连接。源极-漏极端子电连接至电路输出。内部分路电感器提供对寄生输出电容的补偿。高密度电容器连接在内部分路电感器 和电路地之间。高密度电容器所具有的端子的表面区域具有至少是对应平面表面的表面积 的十倍的(三维)表面积。以上发明内容并不意在描述本公开的每个实施例或每个实现方式。以下


和具体实施方式
更具体地示出了各个实施例。

结合附图，考虑到本发明各个实施例的以下具体实施方式
，可以更完整地理解本 发明，在附图中图IA示出了根据本发明实施例的包括低频滤波器电路在内的RF功率晶体管；图1B示出了根据本发明实施例的包括提供低频滤波的输出补偿电路在内的RF 功率晶体管；图2示出了根据本发明实施例的开放RF晶体管封装的自顶向下视图；图3A示出了根据本发明实施例的具有三维(3D)孔的衬底；图3B示出了根据本发明实施例在衬底上对介电层的至少一部分的形成；图3C示出了根据本发明实施例在衬底上对介电层的至少一部分的形成；图3D示出了根据本发明实施例在衬底上对介电层的至少一部分的形成；图3E示出了根据本发明实施例对导电层的形成；图3F示出了根据本发明实施例对导电层或顶部电极层的形成；图3G示出了根据本发明实施例对两个导电层的形成图样；图;3H示出了根据本发明实施例对器件一部分的封装；图31示出了根据本发明实施例对保护层的至少一部分的移除；图3J示出了根据本发明实施例对器件的薄化；图3K示出了根据本发明实施例对背侧接触层的形成；图3L示出了根据本发明实施例对多个电容性器件的晶片的切块；图4A示出了根据本发明实施例的、RF放大器电路的实验建模结果相对于1OOpF inshin电容器的漏极上的阻抗的变化；图4B示出了根据本发明实施例的、RF放大器电路的实验建模结果相对于大 (15nF) inshin电容器的漏极的阻抗的变化；图5A示出了根据本发明实施例的、在晶体管的内部漏极上看到的建模阻抗；图5B示出了根据本发明实施例的在电路优化(例如，通过将导线添加至封装来减 小阻抗)之后的建模结果；图6A示出了根据本发明实施例的非线性放大器的2个音调谱(tone spectrum)； 以及图6B示出了根据本发明实施例的、线性/失真作为音调间隔(tonespacing)的函 数以及相对于inshin电容器的电容的变化。本发明服从各种修改和备选形式，而其细节已作为示例在附图中示出并将被详细 描述。然而，应当理解，并不意在将本发明限于所描述的具体实施例。相反，意欲涵盖落入包 括由所附权利要求限定的方面在内的本发明范围之内的所有修改、等同替换和备选方案。
具体实施例方式相信本发明适用于针对射频(RF)放大器使用的多种不同类型的过程、器件和配 置。尽管本发明不必限于此，但是可以通过对使用该上下文的示例进行讨论来理解本发明 的各个方面。本发明的实施例涉及一种具有导致不期望信号特性的寄生电容的RF放大器。例 如，寄生输出电容可以使放大器的有效增益根据所放大的信号的频率而变化。本发明的方 面涉及对寄生电容进行补偿的补偿电路。在特定的实现方式中，补偿电路还对其他不期望 信号分量进行补偿。RF放大器对由数字信号进行调制的高频载波(如多至若干GHz)进行放大。特定 实现方式涉及使用多载波频率(例如具有正交频分复用(OFDM))来发送数据。相应地，放 大器可以用于对包含多载波频率在内的信号进行放大。如果对具有不同频率的两个(或更多个)信号进行放大，则可能存在不期望的结 果。例如，当对两个信号进行放大时，信号之间的差异可以使所放大的信号的峰值幅度根据 等于第一频率减去第二频率的频率而变化。由于由功率消耗的显著差异(例如高的峰均比 (PAR))引起的热差异，峰值幅度的显著改变可以导致放大器的非线性响应性。这有时被称 作“记忆效应”。本发明的方面尤其有益于减轻这种不利的效应。具体地，实现了 RF功率放 大器器件，提供低频功率牵引变化的去耦合电路。具体实现方式允许在单个表面贴装器件 (SMD)封装内实现这种器件。射频(RF)晶体管(如高频功率晶体管)广泛地用于提供放大。这些器件典型地 受到寄生输出电容C。ut的影响，这限制了其工作带宽、其功率效率以及其功率增益。本发明 的方面涉及使用补偿元件、补偿电感或内部分路电感，有时称作inshin。在一个实现方式 中，补偿元件典型地通过去耦合电容器而附着在RF器件的输出和地之间。这样，在工作频 率处向并联谐振提供了寄生输出电容C。ut。这提供了器件的具有较低虚部的增大的输出阻 抗，这有助于在所需频带处更好地将器件输出与负载相匹配。对于使用输出补偿电路来优化RF功率器件的另外的细节，可以参照PCT公 开 No. WO 02/058149, Power Transistor With InternallyCombined Low-Pass And Band-Pass Matching Stages，其全部内容并入于此并描述了包括获得对晶体管的双内部 后匹配的两个电容器在内的输出补偿级。这种补偿电路可以获益于输出补偿级之间的互感 耦合，以及获益于晶体管的输出电极和输出导线之间的减小的接合线，从而提供改进的输 出补偿。接合线的长度得到等效的寄生电感值。该值受物理约束的限制，这是由于接合线 必须具有足以将晶体管管芯的输出与输出导线相连的长度。该寄生电感对器件的若干工作 方面(如工作带宽、功率效率、可靠性、可获得的增益以及最大功率等)有负面影响。相应 地，可以实现输出补偿电路以改进RF性能，例如在RF频率处改进功率增益和功率效率。补 偿电路特别被配置为控制/减小接合线的长度，从而得到更好匹配的电路，产生更好的功 率效率。对于这种电路的另外的细节，可以参照PCT公开No. W0/2006/097893,Method And System ForOutput Matching Of Rf Transistors，其全部内容以参考的形式并入于此。在对多于一个载波进行放大的基站功率放大器中，载波可以相距相对较远(如50MHz或更多)。本发明的方面涉及对漏极电源电压上产生的低频调制的补偿。随着基带 (视频)带宽增大，视频去耦合应当保持同步，以满足不断增长的吞吐量需求。具体地，高密 度电容器用于使低频(低频去耦合)短路。然而，这受到大晶体管和小封装尺寸的竞争期 望的阻挠。一般来说，随着晶体管的功率升高，对更高电容的需要也增加。这是由于提供视 频去耦合的有效低阻抗的期望所致。例如，一些应用需要Zlf = 0. 40hm/100ff Pout的有效 低频阻抗。本发明的方面尤其有益于提供这种有效低频阻抗，甚至对于200+W的晶体管也 是如此。此外，各个实现方式向该电容去耦合提供小(如SMD)封装器件。这尤其可以有益 于控制电感，例如由于连接至外部电容器的长接合线引起的电感。具体实施例涉及SMD封装内的横向扩散金属氧化物半导体晶体管(LDMOST)。本 发明的方面认识到平行板电容器不提供这种器件的足够电容密度。例如，封装约束可以将 电容限于大约IOOpF ；然而，IOOpF电容可以称作在低频区中具有不期望阻抗峰值的并联谐 振。相应地，在LDMOS晶体管电路中提供了高密度电容器。在特定实现方式中，LDMOS功率晶体管包括封装在一起的一个或多个活动管芯 (die)、电容器和接合线。接合线和电容器提供匹配电路，以改进晶体管的阻抗电平。提供 了至少20nF的电容器以用于低频滤波。该电容器具有小于200 μ m的物理厚度和大约5mm2 的电容器面积，以便适合LDMOS(SMD)封装。本发明的特定实现方式涉及具有限于大约5mm2和/或小于大约200 μ m物理厚度 的高密度电容器的RF晶体管(如横向扩散金属氧化物半导体晶体管(LDMOST))器件。在 一个实现方式中，高密度电容器提供15nF(3nF/mm2)的电容。在另一实现方式中，高密度电 容器提供20nF(如大约如？/讓2)的电容。在另一实现方式中，高密度电容器提供25nF(如 大约5nF/mm2)的电容。然而，本发明不必限于此。本发明的实施例涉及具有与RF放大器应用相关联的工作特性(如电压和温度) 的可靠性和寿命需求的RF晶体管。例如，一个特性是工作DC电源电压。对于特定LDMOS 晶体管，工作DC电源电压可以是在漏极大约30V。另一工作特性是去耦合电容器的工作温 度，部分地基于可达到150°C的晶体管操作温度而被估计为大于100-125°C。另一特性是典 型寿命内的故障率。例如，给定了寿命期望为10年，那么小于0. 1%的器件应当以50%的 置信区间发生故障。这可以在所期望的工作特性(如125°C，30V)处计算得到。本发明的实施例的特定方面涉及使用三维(3D)表面区域电极。电极的(3D)表面 积分量尤其有益于在对横向面积的约束内增大电极的表面积，从而增大电容性密度。特定 实现方式包括蚀刻进形成电极的衬底的孔。其他实现方式也是可能的并在这里更详细地讨 论。本发明的实施例涉及3D表面积的特定设计。这些设计包括用于实现大(如 15nF-25nF)电容的孔距大小、孔大小和不同焊盘台(padlanding)。例如，0. 8 μ m的孔大小、 1. 8 μ m的孔距和22 μ m的孔深度用于实现大于5nF/mm2的电容密度。本发明的方面认识到平板电容器提供足以满足30V/125°C /10年规范的200nm 氧化物薄膜厚度；然而，已经认识到，在使用200nm厚的热氧化物时，在3D结构中不满足电 容密度需求。为了实现足够大的电容密度，可以减小薄膜厚度或者应当扩大介电常数。然 而，如果介电薄膜厚度被选择为太薄，则所期望的击穿电压将太低。相应地，本发明的方面 利用并入了比氧化硅具有更高k值的介电材料(即SiN)的电介质堆叠。例如，215nm厚的氧氮氧(ONO)堆叠示出了大约120V-130V的击穿电压。对于30V的恒定工作电压，120V-130V 的击穿电压可以提供各个寿命需求的足够安全余量。此外，补偿电路的物理位置可能例如对于获得低电感值来说尤其重要。例如，接合 长度的减小(从而电感的减小)可以导致RF器件的有效带宽更宽。更小的接合线长度还 可以导致功率耗散更小，因此效率更高。由此，本发明的实施例涉及获得连接至inshin电 容器的接合线的较短长度，从而在低频处提供低感应。物理距离，例如额外导线横向的物理距离或者在测试电路上inshin电容器与去 耦合电容器的距离，起到大得多的作用。现在转至附图，图IA示出了根据本发明实施例的包括低频滤波器电路在内的RF 功率晶体管。接合线102将外部封装输入与内部组件/管芯相连接。图IA示出了接合线 102连接至RF晶体管104的基极的实现方式。接合线110将晶体管104的漏极与外部封装 输出120相连接。接合线106将晶体管104的漏极与高密度补偿电容器108相连接。接合 线具有由图IA的等效电路示出的电感性组件。器件特性包括可例如由于多载波放大而引起的对低频分量的不期望易感性。例 如，器件和电路特性可以创建不期望的频率分量。提供了 inshin补偿组件106，以对这些 频率分量进行补偿。尽管如此，晶体管的漏极上的寄生电容可能对于特定应用来说是尤其 有问题的，由于在给电路供电的电压源上可以看到低频变化。相应地，LC电路106-108被 设计为通过提供足够大小的电容器108来对这种低频变化进行补偿。在一些实现方式中， 电容器108被设计为在大约5mm2的面积和200 μ m的厚度内提供大于15nF的电容。尺寸 (如大小和厚度)不必限于此。在特定实现方式中，电容器108具有15nF与25nF之间的电 容，但电容值不必限于此。图IB示出了根据本发明实施例的包括提供低频滤波的输出补偿电路在内的RF功 率晶体管。与图IA—致，RF功率晶体管包括接合线102，接合线102将外部封装输入与内 部组件/管芯相连接。在这种情况下，接合线102连接至输出补偿电容器116。接合线112 连接至另一补偿电容器118，并从那里，接合线114连接至RF晶体管104的基极。接合线 110将晶体管104的漏极与外部封装输出120相连接。接合线106将晶体管104的漏极与 高密度补偿电容器108相连接。另一实现方式将各个管芯中的一个或多个并入单个管芯中。在这种情况下，在没 有接合线的情况下，可以在管芯上实现组件之间的连接。例如，可以在与RF功率晶体管相 同的管芯上实现高密度电容器。这尤其可以有益于增大电容器的可用面积，从而允许更高 的电容值。图2示出了根据本发明实施例的开放RF晶体管封装的自顶向下的视图。在特定 实现方式中，将RF晶体管封装实现为SMD封装。合适的SMD封装包括但不必限于小轮廓的 晶体管(SOT)封装，如S0T502和S0T539。管芯204、206、208通过接合线10而连接。每个单独的管芯提供RF功率晶体管、 高密度电容器、补偿电路或可能期望的其他电路方面的功能。如图2所示，封装大小对可用 于高密度电容器的面积加以限制。在所示的特定示例中，可用面积被限制于大约5mmXl. 4mm 或 7mm2。图3A-3L示出了根据本发明实施例的与用于生成高密度电容器的各个处理步骤相对应的器件。图3A示出了具有3D孔304的衬底302。尽管未对形成的具体方式进行限 制，但是衬底302的示例实现方式是高掺杂度(η++或ρ++)的Si或GaN晶片。3D孔大大 增加了衬底302的表面积。例如，结合以下非限制性参数，可以实现平表面的表面积的大约 10-25倍的表面积。可以利用孔膜(pore mask)(例如，40分钟蚀刻时间， 20 μ m_40 μ m 深蚀刻速率是0. 922 μ m/分钟，假定无蚀刻加载效应)。特定示例产生直径在0. 8-1. 5 μ m 之间且具有2 μ m与3 μ m之间的孔距的孔。另一示例产生直径在0. 5 μ m至1. 5 μ m之间、 大约10 μ m至35 μ m深且具有大约1 μ m至3 μ m的孔距的孔。其他实施例涉及重复具有类 似尺寸的3D结构。例如，可以实现直径在0. 5μπι至1. 5 μ m之间、大约10 μ m至35 μ m深 /高且具有大约1 μ m至3 μ m的孔距的柱序列。其他实施例提供了用于提供增大的表面积的附加方法。例如，不是对孔进行蚀刻 并将衬底的大部分保持完整无缺，而是可以通过对衬底的大部分进行蚀刻并将柱保持，来 构造柱。其他示例结构包括蚀刻在硅表面中的沟槽或蜂窝结构。还可以实现不同结构的组 合。在每种情况下，表面积可以增大十倍或更多倍，从而显著增大电极的电容性电势。图;3B示出了根据本发明实施例在衬底上对介电层的至少一部分的形成。生成了 绝缘层306，以提供末端电容器的介电层的至少一部分。在特定实现方式中，使用热氧化来 产生绝缘层306。可以根据所期望的设计约束来设置氧化层的厚度。在特定的非限制性示 例中，氧化层的目标深度大约是lOOnm。该氧化层也可以在沟槽内(或作为其他三维结构的 一部分)产生。图3C示出了根据本发明实施例在衬底上对介电层的至少一部分的形成。在特定 的实现方式中，产生层308，以形成ONO堆叠的一部分。例如，使用LPCVD SiN沉积物来生成 层308。可以根据所期望的设计约束来设置氮化物层的厚度。在特定的非限制性示例中， 氮化物层的目标厚度大约是lOOnm。氮化物层也可以沉积在孔内(或沉积在其他三维结构 上)。尽管图3未具体示出，但是与0N0堆叠不同的电介质也是可能的。例如，氧化物、 氮化物(ON)或氧氮化物(NO)堆叠是可能的。可以基于器件的工作参数(如击穿电压和温 度以及所期望的电容)来确定电介质的特性。这些因素一起确定了适于特定应用的介电 材料和设计。图3D示出了根据本发明实施例在衬底上对介电层的至少一部分的形成。在特定 实现方式中，产生层310，以形成0N0堆叠的一部分。例如，使用LPCVD TEOS沉积物来生成 层310。可以根据所期望的设计约束来设置层310的厚度。在特定的非限制性示例中，目标 厚度大约是15nm。图3E示出了根据本发明实施例对导电层的形成。在特定实现方式中，层312是可 通过沉积物产生多晶硅层。所期望的电阻率、厚度和其他参数是可调整的。在一个示例实 现方式中，将层312实现为η型磷掺杂多晶硅层。这允许大约1050μ Qcm的电阻率。在特 定的非限制性示例中，厚度大约是735nm。在特定实现方式中，该厚度被选择为足以完全填 满孔(或其他三维结构)。图3F示出了根据本发明实施例对导电层或顶部电极层的形成。电极层314可 以用作例如使用接合线或其他电连接而连接至外部电路的接触层。可以使用各种导电 材料，包括诸如铝、铜、银、金及其组合之类的金属。在特定实现方式中，电极层314由AlCuSi (0. 04%)沉积物形成。在特定的非限制性示例中，电极层的厚度大约是1.5 μ m。图3G示出了根据本发明实施例对两个导电层的形成图样。区域316示出了对电极 层314的形成图样，而没有对导电层312的形成图样。区域318示出了对两个导电层312、 314的形成图样。可以实现这种形成图样，以如所期望那样形成多种不同图案和结构。图3H示出了根据本发明实施例对器件一部分的封装。在期望时，可以在器件上形 成保护层320。可以例如使用LPCVD TEOS或PECVDSiN沉积物来实现该封装。图31示出了根据本发明实施例对保护层的至少一部分的移除。可以选择性地移 除保护层320的部分322。这些开口可以用于提供对电容性器件的接触。图3J示出了根据本发明实施例对器件的薄化。可以从衬底302移除器件的一部 分324，达到器件的所期望的总体厚度。例如，可以将器件薄化至200μπι。可以实现器件 的这种晶片薄化以满足设计约束，并且这种晶片薄化可以提供所增加的提供减小的串联电 阻的优点。图I示出了根据本发明实施例对背侧接触层的形成。接触层3 可以被形成为 用作例如使用接合线或其他电连接而连接至外部电路的接触层。例如，接触层236是可以 通过(例如使用共晶金)对衬底302进行金属化来形成的。在特定实现方式中，可以有利 地在电容器膜中限定小的线或多个点，而没有任何孔。然后，可以在这些无孔区域上放置台 焊盘(landing pad)。这尤其可以有益于向台焊盘区域提供机械强度。图3L示出了根据本发明实施例对多个电容性器件的晶片的切块。切块可以被设 置为所期望的最终大小，其可以被选择为与所期望的RF功率晶体管和封装兼容。例如，对 于SMD封装，尺寸可以大约是5. 6mmxl. 4mm。然后，可以在诸如LDMOS功率放大器器件之类 的RF功率晶体管中使用所产生的高密度电容器。图4A和4B示出了根据本发明实施例的、RF放大器电路的实验建模结果。所建模 的RF放大器电路包括LDMOS功率晶体管，该LDMOS功率晶体管具有包括高密度电容器在内 的inshin补偿电路。所建模的器件包括三个LDMOS活动管芯。每个管芯的有效阻抗被建 模为Z1、Z2和Z3，并在所有管芯上相对一致。然而，中央管芯(Z2)上的阻抗高于两个靠外 的管芯(Z123)。这是由于导致中央管芯上的阻抗略微更高的分布效应。器件的总阻抗是 通过在封装内使用附加导线来减小的。图4A示出了低值IOOpF inshin电容器的漏极上的阻抗。图4B示出了具有大 (15nF) inshin电容器的漏极的阻抗。使用了相对简单的集总元件模型来对电子电路进行仿 真，并相信该集总元件模型准确地描述了电路的行为/一般趋势。这两幅曲线图示出了并 联谐振在低频区中导致了不利的阻抗峰值。使用IOOpF电容的电路的有效阻抗在15MHz处 升至0. 40hm有效阻抗以上。图4A和4B示出了更大电容器的添加减小了阻抗峰值，但还可 以导致频谱上的总体阻抗更高。相应地，本发明的方面认识到更大的电容(如+15nF)不一定在适中的频率处产 生所期望的阻抗减小。特定实施例以对在器件内使用的接合线的数目和/或长度进行控制 的形式使用阻抗匹配。图5A示出了根据本发明实施例的、在晶体管的内部漏极上看到的建模阻抗。图5A 示出了对明显更大的inshin电容器的使用将谐振移位至更低频率，以及电容器在移位后 的谐振处提供明显较低的阻抗。例如，与值大于15nF的inshin电容器相结合的合适电路配置可以提供超过200MHz的视频/基带带宽。对IOOpF电容器的建模在大约150MHz阻抗处产生了高峰值。该阻抗超过大约 15MHz处的0. 80hm界限，并在大于15MHz的值处迅速增大。相信，这是由于inshin电容器 与偏置线路的电感的并联谐振，偏置线路使电容器对低频进行短路。建模示出了对稍微更 大的电容器QOOpF或300pF)的使用使并联谐振下移，从而导致更差的视频带宽性能。示 出了导致较差RF性能的更小inshin电容器。图5B示出了根据本发明实施例的在电路优化(例如，通过将导线添加至封装来减 小阻抗)之后的建模结果。图5B示出了在晶体管的内部漏极上看到的建模阻抗。该优化 是可以通过例如将导线/接合线添加至封装以减小阻抗来实现的。额外的接合线还允许小 的去耦合电容器的上界从15MHz移动至30MHz。此外，可以通过将“inshin”电容器的电容 增大至15nF或更大，将去耦合从30MHz改进至300MHz。图5A和5B的仿真是使用2. 5D仿真器(Agilent的momentum)来实现的。接合线 和高密度电容器是利用2. 5D仿真器来实现的，以考虑分布效应。所产生的图示出了 LDMOS 晶体管的内部漏极上的阻抗，并且，仿真包括电容器以及RF的其他部分(如供电线)的所 测量的S-参数。图6A示出了非线性放大器的2音调谱。差频(F2-F1)表示在未被电容器有效短 路的情况下可在LDMOS晶体管的漏极上出现的频率。特定音调间隔的3阶互调分量(IMD3) 的电平对确定视频带宽性能来说是重要的。图6B示出了根据本发明实施例的、线性/失真作为音调间隔的函数以及相对于 inshin电容器的电容的变化。相对于载波电平以dB表示3阶互调失真(IMD3)的线性。图 6B示出了从1至250MHz扫描2个载波的间隔的结果。功率被保持在75W平均值，并且， 绘出了 IMD3上部和下部信道。线602描述了具有低电容inshin电容器的放大器的IMD行 为。线604描述了具有高密度inshin电容器的相同放大器的行为。如果IMD升至特定电平以上，则可能严重阻碍放大器的有用性。例如，数字预纠错 例程可能对于抵偿所产生的非线性来说不再有效。线602示出了在变化的音调间隔上的谱 非对称性。线604示出了低音和高音之间的相对较小的差异，这示出了良好的谱对称性。一 般来说，对于与线602相对应的器件，标准去耦合将在60-70MHZ处停止。在图6B中，完全移除了栅极去耦合，这与0.50hm阻尼电阻器同漏极去耦合电容器 的串联相结合产生非常平的谱。对不同氧化物/氮化物电介质堆叠的电容密度和击穿电压进行了建模，以达到 IOOnm热氧化物、IOOnm LPCVD氮化硅和15nm LPCVD氧化物的堆叠。其他实施例涉及与使 用柱作为三维结构以提供3nF/mm2的电容密度相结合，将ONO层薄化为70/70/15并将蚀刻 深度减小为10 μ m。尽管以上以及在所附权利要求中描述了本发明，但是本领域技术人员应当理解， 在不脱离本发明的精神和范围的前提下，可以对本发明进行许多改变。
权利要求
1.一种射频放大器电路，被限制于表面贴装器件封装大小，并被设计为对包括基带部 分在内的射频信号以及多个载波信号进行放大，所述载波信号所具有的频率间隔大于射频 信号的基带部分的带宽，所述射频放大器电路包括射频晶体管，具有栅极端子和漏极端子； 电路输出，具有寄生输出电容； 电连接，在源极-漏极端子和电路输出之间； 内部分路电感器，提供对寄生输出电容的补偿；以及高密度电容器，提供足以在频率间隔附近的频率处提供低有效阻抗的电容，并连接在 内部分路电感器和电路地之间，所述高密度电容器包括轮廓包含三维结构的端子，所述端 子的表面区域是该相同轮廓的平面表面的大约至少十倍。
2.根据权利要求1所述的电路，其中，所述射频晶体管和所述高密度电容器位于公共 衬底上。
3.一种射频放大器电路，被限制于封装大小，所述射频放大器电路包括 射频晶体管，具有栅极端子和漏极端子；电路输出，具有寄生输出电容；接合线，连接在源极-漏极端子和电路输出之间；以及内部分路电感电路，提供对寄生输出电容的补偿并在低于大约80MHz的所有频率处提 供小于大约0. 50hm的有效阻抗，所述内部分路电感电路包括 高密度电容器，具有与电路地相连接的第一端子；以及 内部分路电感，连接在源极_漏极端子和所述高密度电容器的第二端子之间。
4.根据权利要求3所述的射频放大器电路，其中，所述高密度电容器具有至少15nF的 电容和至少3nF/mm2的电容密度中的至少一个。
5.根据权利要求3所述的射频放大器电路，其中，所述高密度电容器包括三维表面区 域电极。
6.根据权利要求5所述的射频放大器电路，其中，所述三维表面区域电极包括以下结 构所述结构包括蚀刻在表面中的孔、从硅表面延伸的柱、沟槽以及蜂窝结构中的一个或多 个。
7.根据权利要求3所述的射频放大器电路，其中，所述高密度电容器包括电介质堆叠， 所述电介质堆叠是氧化物/氮化物/氧化物(ONO)堆叠、氧化物/氮化物堆叠(ON)以及氧 氮化物(NO)堆叠中的一个。
8.根据权利要求3所述的射频放大器电路，其中，晶体管是横向扩散金属氧化物半导 体晶体管。
9.一种用于创建具有高密度电容器和射频晶体管的射频放大器电路的方法，所述方法 包括通过以下操作来形成所述高密度电容器通过对高掺杂度的Si衬底形成图样和进行蚀刻，形成直径大约0. 5 μ m至1. 5 μ m、深大 约10 μ m、具有大约2 μ m至3 μ m的间距的集合重复结构，来形成电容器的第一板；通过氧化蚀刻后的Si衬底、使氮化硅沉积在氧化后的Si衬底上、以及在沉积后的氮化 硅上生成氧化硅薄膜，形成Si衬底的前侧的氧化物、氮化物、氧化物层；通过使多晶硅沉积在氧化硅薄膜上，形成电容器的第二板； 以及使电极沉积在沉积后的多晶硅上；以及使用具有电感的电连接将电极连接至射频晶体管，所述电连接和高密度电容器具有足 以提供对射频晶体管的寄生输出电容的补偿的电感和电容。
10.根据权利要求9所述的方法，还包括以下步骤将Si衬底薄化至达到所期望的厚 度，所期望的厚度是高密度电容器的所期望的厚度以及Si衬底的所期望的电阻中的至少 一个的因素。
11.根据权利要求10所述的方法，其中，所期望的厚度小于大约200μ m。
12.根据权利要求9所述的方法，其中，所述电连接是接合线。
13.根据权利要求9所述的方法，还包括以下步骤执行对Si衬底的背侧的金属化。
14.根据权利要求9所述的方法，还包括以下步骤将Si衬底切块为具有小于IOmm2的 横截面积的电容器。
15.根据权利要求9所述的方法，其中，形成高密度电容器的步骤是在对射频晶体管来 说公共的衬底上实现的。
全文摘要
本发明涉及一种具有有效去耦合的射频放大器。实现了用于射频放大器的多种电路、方法和器件。根据一个这样的实现方式，在SMD封装中实现了射频放大器电路。电路对具有基带部分的射频信号以及频率间隔大于基带带宽的多个载波信号进行放大。电路包括射频晶体管，与具有寄生输出电容的电路输出相连接。源极-漏极端子电连接至电路输出。内部分路电感器提供对寄生输出电容的补偿。高密度电容器连接在内部分路电感器和电路地之间。高密度电容器所具有的端子的表面区域可以至少是对应平面表面的表面积的十倍。
文档编号H03F1/30GK102148605SQ201010600458
公开日2011年8月10日 申请日期2010年12月17日 优先权日2009年12月18日
发明者吉尼斯·巴拉克什纳·皮拉伊·科丘普拉卡尔, 威廉·弗雷德里克·亚德里亚内斯·贝什林, 弗莱迪·罗兹博, 特奥多鲁斯·威廉默斯·巴克, 让·皮埃尔·罗格·拉米 申请人:Nxp股份有限公司