专利名称：一种可编程抗干扰的同步触发器的制作方法
技术领域：
本发明涉及采样系统的触发技术，特别是一种可编程抗干扰的同步触发器。
背景技术：
一般的采样系统需要触发系统来实现同步过程，由于信号叠加的噪声或者干扰等，常常不能保证正常的单次触发，对于变化缓慢的低频信号，尤为突出。而且对于便携式设备，应用环境多变，要求有稳定的触发机制保证采样系统的同步过程。因此，本发明人认为，在低频、超低频电压的测量系统中，有必要研发出一种可编程抗干扰的同步触发器， 为ADC采样系统提供可靠的触发信号，从而保证采样系统的同步准确度。所述ADC(ADC: analog todigital converter)是指模数转换器。
发明内容
本发明针对现有技术存在的缺陷或不足，提供一种可编程抗干扰的同步触发器， 为ADC采样系统提供可靠的触发信号，从而保证采样系统的同步准确度。本发明的技术方案如下一种可编程抗干扰的同步触发器，其特征在于，包括正向输入端均相互连接且负向输入端相互连接的一个参考点检测比较器、一个正迟滞比较器和一个负迟滞比较器，所述正向输入端均相互连接的节点连接输入信号；所述参考点检测比较器的输出端分别通过电阻连接工作电源和通过计数器与控制逻辑电路互连；所述正迟滞比较器的输出端分别连接第一电阻网络的一端和所述控制逻辑电路，所述第一电阻网络的另一端连接所述正迟滞比较器的正向输入端，所述第一电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负迟滞比较器的输出端分别连接第二电阻网络的一端和所述控制逻辑电路，所述第二电阻网络的另一端连接所述负迟滞比较器的正向输入端，所述第二电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负向输入端相互连接的节点连接数模转换器，所述数模转换器连接所述控制逻辑电路。所述数模转换器输出参考点电压给所述负向输入端相互连接的节点。所述输入信号经所述参考点检测比较器后形成多触发脉冲串由所述计数器计数， 所述控制逻辑电路根据所述计数器值配置所述第一电阻网络和第二电阻网络以调整迟滞电平，从而保证所述正迟滞比较器和负迟滞比较器的单次触发特性。所述第一电阻网络和第二电阻网络均由纯电阻阵列及开关组成的数字可编程电阻网络。所述数模转换器输出的参考点电压通过所述控制逻辑电路任意配置，从而实现数
字可控。正负迟滞电平数字通过所述控制逻辑电路编程控制。本发明的技术效果如下(1)该技术自动检测参考点的触发脉冲数，并自动调整触发迟滞电平。
(2)参考中心点可任意配置，数字可控。(3)正负迟滞电平数字可编程控制。(4)实际应用效果是该技术用于低频、超低频电压的测量系统中，为ADC采样系统提供了可靠的触发信号，保证了采样系统的同步准确度。
图1是本发明的原理结构示意图。
具体实施例方式下面结合附图(图1)对本发明进行说明。如图1所示，一种可编程抗干扰的同步触发器，其特征在于，包括正向输入端“ + ” 均相互连接且负向输入端“_”相互连接的一个参考点检测比较器CM1、一个正迟滞比较器 CM2和一个负迟滞比较器CM3，所述正向输入端“ + ”均相互连接的节点连接输入信号Vin ； 所述参考点检测比较器CMl的输出端分别通过电阻连接工作电源Vdd和通过计数器与控制逻辑电路互连；所述正迟滞比较器CM2的输出端分别连接第一电阻网络的一端和所述控制逻辑电路，所述第一电阻网络的另一端连接所述正迟滞比较器的正向输入端“ + ”，所述第一电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负迟滞比较器CM3 的输出端分别连接第二电阻网络的一端和所述控制逻辑电路，所述第二电阻网络的另一端连接所述负迟滞比较器的正向输入端“ + ”，所述第二电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负向输入端“_”相互连接的节点连接数模转换器DAC(DAC digitalto analog converter)，所述数模转换器连接所述控制逻辑电路。所述数模转换器输出参考点电压Vref即参考中心点给所述负向输入端“-”相互连接的节点。所述输入信号Vin经所述参考点检测比较器CMl后形成多触发脉冲串由所述计数器计数，所述控制逻辑电路根据所述计数器值配置所述第一电阻网络和第二电阻网络以调整迟滞电平，从而保证所述正迟滞比较器CM2和负迟滞比较器CM3的单次触发特性。所述第一电阻网络和第二电阻网络均由纯电阻阵列及开关组成的数字可编程电阻网络。所述数模转换器DAC输出的参考点电压Vref通过所述控制逻辑电路任意配置，从而实现数字可控。正负迟滞电平数字通过所述控制逻辑电路编程控制。ADC采样系统一般应该由采样保持器、ADC、采样控制电路构成。与模拟输入信号关联的触发信号触发采样控制电路后启动采样保持器、ADC进行采样转换，并将数据存储或者发送到数据总线。所述ADC(ADC:analog to digital converter)是指模数转换器。稳定的触发机制有利于保证采样系统的同步过程。输入到采样系统的输入信号何时开始采样一般由触发电路确定，这里的同步过程即控制采样起始点的过程。所谓迟滞电平是针对比较器而言的，S卩比较器输出的触发脉冲的上升沿与下降沿与对应的输入触发电平不一致。迟滞电平就是所谓的上升沿和下降沿对应的电平。消噪的含义是因为迟滞存在而不是围绕中心点反复随噪声电平进行触发，噪声电平对触发不起作用。单次触发是对于围绕中心点的振荡信号反复触发而言的。本发明的技术特点如下(1)该技术自动检测参考点的触发脉冲数，并自动调整触发迟滞电平；
(2)参考中心点可任意配置，数字可控；(3)正负迟滞电平数字可编程控制。本发明的应用效果如下该技术用于低频、超低频电压的测量系统中，为ADC采样系统提供了可靠的触发信号，保证了采样系统的同步准确度。在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。
权利要求
1.一种可编程抗干扰的同步触发器，其特征在于，包括正向输入端均相互连接且负向输入端相互连接的一个参考点检测比较器、一个正迟滞比较器和一个负迟滞比较器，所述正向输入端均相互连接的节点连接输入信号；所述参考点检测比较器的输出端分别通过电阻连接工作电源和通过计数器与控制逻辑电路互连；所述正迟滞比较器的输出端分别连接第一电阻网络的一端和所述控制逻辑电路，所述第一电阻网络的另一端连接所述正迟滞比较器的正向输入端，所述第一电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负迟滞比较器的输出端分别连接第二电阻网络的一端和所述控制逻辑电路，所述第二电阻网络的另一端连接所述负迟滞比较器的正向输入端，所述第二电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负向输入端相互连接的节点连接数模转换器，所述数模转换器连接所述控制逻辑电路。
2.根据权利要求1所述的可编程抗干扰的同步触发器，其特征在于，所述数模转换器输出参考点电压给所述负向输入端相互连接的节点。
3.根据权利要求1所述的可编程抗干扰的同步触发器，其特征在于，所述输入信号经所述参考点检测比较器后形成多触发脉冲串由所述计数器计数，所述控制逻辑电路根据所述计数器值配置所述第一电阻网络和第二电阻网络以调整迟滞电平，从而保证所述正迟滞比较器和负迟滞比较器的单次触发特性。
4.根据权利要求1所述的可编程抗干扰的同步触发器，其特征在于，所述第一电阻网络和第二电阻网络均由纯电阻阵列及开关组成的数字可编程电阻网络。
5.根据权利要求1所述的可编程抗干扰的同步触发器，其特征在于，所述数模转换器输出的参考点电压通过所述控制逻辑电路任意配置，从而实现数字可控。
6.根据权利要求1所述的可编程抗干扰的同步触发器，其特征在于，正负迟滞电平数字通过所述控制逻辑电路编程控制。
全文摘要
一种可编程抗干扰的同步触发器，为ADC采样系统提供可靠的触发信号，从而保证采样系统的同步准确度，包括正向输入端均相互连接且负向输入端相互连接的一个参考点检测比较器、一个正迟滞比较器和一个负迟滞比较器，所述正向输入端均相互连接的节点连接输入信号；所述参考点检测比较器的输出端分别通过电阻连接工作电源和通过计数器与控制逻辑电路互连；所述正迟滞比较器的输出端分别连接第一电阻网络的一端和所述控制逻辑电路，所述第一电阻网络的另一端连接所述正迟滞比较器的正向输入端，所述第一电阻网络通过接地端接地并通过端口连接所述控制逻辑电路；所述负迟滞比较器的输出端分别连接第二电阻网络的一端和所述控制逻辑电路。
文档编号H03M1/54GK102163974SQ20101060603
公开日2011年8月24日 申请日期2010年12月24日 优先权日2010年12月24日
发明者蒋方亮 申请人:北京东方计量测试研究所