专利名称：基于现场可编程门阵列的长时间低零漂数字积分器的制作方法
技术领域：
本实用新型涉及积分器系统领域，具体涉及一种基于现场可编程门阵列的长时间 低零漂数字积分器。
背景技术：
托卡马克实验装置测量中，分布在真空室周围的磁探针输出的感生电压信号往往 只是某些待测物理量的微分量，需要通过积分运算，将他们还原成相应的磁场强度或者磁 通信号，才可用于等离子体的诊断和反馈控制，积分器便是实现这一转换不可或缺的设备。 随着托卡马克核聚变研究的不断发展，等离子体的放电时间越来越长，积分时间也越来越 长，因此需要研制长时间低零漂的积分器。由于运算放大器的输入失调电压Vm、输入失调电流Im以及输入偏置电流Ib等将 作为等效输入偏移量被积分，并且漂移量随着积分时间的增加而增大，这部分误差将会影 响数据的精度。同时，运放的非理想性和电容的介质损耗和漏电也会引起积分器的非线性 误差。严重时，这些误差将导致积分器溢出，使其失去对输入信号的积分作用。
实用新型内容本实用新型要解决的技术问题是提供一种基于现场可编程门阵列的长时间低零 漂数字积分器，即FPGA的长时间低零漂数字积分器，使得输出信号具有很好的线性和保持 特性。本实用新型的技术方案如下一种基于现场可编程门阵列的长时间低零漂数字积分器，由输入连接器、滤波电 路、模拟开关切换电路、反相器电路、仪表放大器电路、A/D转换电路、FPGA、D/A转换电路以 及输出连接器组成，其特征在于所述滤波电路由电阻R27和电容C41组成，电阻R27和电 容C41组成L型网络并联接在所述输入连接器的输出端，输入连接器的输出端向所述的滤 波电路输出磁通或磁感应强度变化率信号；所述模拟开关切换电路由二组模拟开关MAX4664(S1)和MAX4664(S2)并联组 成，所述滤波电路的输出端分别通过到导线对应连接到二组模拟开关MAX4664(S1)和 MAX4664 (S2)的COMl引脚和COM3引脚；模拟开关MAX4664 (Si)的GND引脚通过导线接地， V-引脚通过导线串接电容C43后接地，V+引脚和Vl引脚通过导线分别串接电容C40、C42 后共接地；模拟开关MAX4664(S2)的GND引脚通过导线接地，V-引脚通过导线串接电容C54 后接地，V+引脚和Vl引脚通过导线分别串接电容C52、C53后共接地；所述反相器电路由反相器74F04 (Ul)组成，反相器74F04 (Ul)的第3引脚通过导 线分别连接到所述模拟开关切换电路中模拟开关MAX4664(S1)的mi引脚和IN3引脚， 反相器74F04(U1)的第4引脚通过导线分别连接到所述模拟开关切换电路中模拟开关 MAX4664(S2)的1附引脚和IN3引脚；所述仪表放大器电路由放大器INA217(U2)组成，放大器INA217(U2)的第4弓丨脚
4通过导线串接电感L2后分别连接到所述模拟开关切换电路中模拟开关MAX4664(S1)的 NCl引脚和模拟开关MAX4664(S2)的NC3引脚，电感L2的两端并联接有电阻Rl ；放大器 INA217(U2)的第5引脚通过导线串接电感L3后分别连接到所述模拟开关切换电路中模拟 开关MAX4664(S1)的NC3引脚和模拟开关MAX4664 (S2)的NCl引脚，电感L3的两端并联接 有电阻R8 ；放大器INA217(U2)的第13、7引脚通过分别导线串接电容C36、C39后接地，第 10引脚也通过导线接地；所述A/D转换电路由A/D转换器ADS8505 (U4)和A/D转换器的驱动电路组成，A/ D转换器的驱动电路由放大器0PA132组成，放大器0PA132的反向输入端通过导线串接电 阻R3后连接到所述所述仪表放大器电路中放大器INA217(U2)的第11引脚；放大器0PA132 的正向输入端通过导线一次串接电容C33、电阻R2后连接到输出端，电阻R2的两端并联接 有电容C32，放大器0PA132的正向输入端还通过导线接地；放大器0PA132的正极电源接 线端通过导线接入+12V直流电源，放大器0PA132的正极电源接线端通过导线接有由电容 ClU C24并联组成的支路后接入+12V直流电源，电容Cll、C24之间通过导线接地；放大器 0PA132的负极电源接线端通过导线接入-12V直流电源，放大器0PA132的负极电源接线端 通过导线接有由电容C14、C26并联组成的支路后接入-12V直流电源，电容C14、C26之间通 过导线接地；所述A/D转换器ADS8505(U4)的第1引脚通过导线串接电阻R6后连接到驱动 电路中放大器0PA132的输出端，第1引脚还通过导线串接电阻R9和电容C27后接地，电阻 R9和电容C27之间的连线上设有第一接线端，从所述的第一接线端引出导线接入述A/D转 换器ADS8505 (U4)的第4引脚，电容C27和地之间的连线上设有第二接线端，从所述的第二 接线端引出导线接入述A/D转换器ADS8505(U4)的第5引脚；所述A/D转换器ADS8505 (U4) 的第3引脚通过导线串接电容C25后与第2引脚共接地；所述A/D转换器ADS8505(U4)的 第5引脚通过导线串接电阻R15后与第14引脚共接地；从所述A/D转换器ADS8505(U4)的 第27、28引脚一同通过导线接有由电容C12、C37并联组成的支路后引出，作为输出端，电容 C12、C37之间通过导线接地；所述A/D转换器ADS8505(U4)的第23引脚通过导线接地；所述FPGA的I/O接口的第2引脚通过导线连接到从所述A/D转换电路中A/D转 换器ADS8505(U4)的第27、28引脚引出的输出端上；所述FPGA的I/O接口的第49引脚通 过导线连接到所述反相器电路中反相器74F04(U1)的第3引脚；所述D/A转换电路由D/A转换器DAC741 (U3)组成，所述D/A转换器DAC741 (U3) 的第2引脚通过导线接有由电容C15、C45组成的并联支路后接入-12V直流电源，电容C15、 C45之间通过导线接地；所述D/A转换器DAC741 (U3)的第3引脚通过导线接有由电容C45、 C16组成的并联支路后接入-12V直流电源，电容C45、C16之间通过导线接地；所述D/A转 换器DAC741 (U3)的第4引脚与第47引脚之间通过导线接有滑动变阻器R13，其中第4引 脚接入滑动变阻器R13的一个接线端，第46引脚接入滑动变阻器R13的滑动接线端，滑动 变阻器R13的另一个接线端通过导线接地，从第4引脚与滑动变阻器R13的连线上引出导 线依次串接电阻R11、滑动变阻器R14后接地；所述D/A转换器DAC741 (U3)的第6、7引脚 通过导线共接地；所述D/A转换器DAC741(U3)的第10引脚通过导线串接电阻R21后连接 到所述滑动变阻器R14的滑动接线端；所述D/A转换器DAC741(U3)的第26、45引脚分别通 过导线接地；所述D/A转换器DAC741 (U3)的第37、38引脚通过导线相并联，并共接由电容 C16、C46并联组成的支路后接地；所述D/A转换器DAC741 (U3)的第46引脚通过导线依次
5串接电阻R19、电容C47后接地；所述D/A转换器DAC741 (U3)的第47引脚通过导线接入电 阻R19、电容C47之间连线的接线端上；所述D/A转换器DAC741(U3)的第8、11引脚通过导 线相并联后连接到所述的输出连接器，输出磁通或磁感应强度变化值信号。本实用新型的有益效果本实用新型器克服了现有积分器的不足，在HT-7超导托卡马克现场使用10分钟 内漂移不到10mv，输出信号具有良好的线性和保持特性。
图1为本实用新型的系统框图。图2为本实用新型的电路原理图。图3为本实用新型的主程序图。图4为A/D控制的状态转移图。
具体实施方式
参见图1、2，一种基于现场可编程门阵列的长时间低零漂数字积分器，由输入连接 器、滤波电路、模拟开关切换电路、反相器电路、仪表放大器电路、A/D转换电路、FPGA、D/A 转换电路以及输出连接器组成，滤波电路由电阻R27和电容C41组成，电阻R27和电容C41 组成L型网络并联接在输入连接器的输出端，输入连接器的输出端向滤波电路输出磁通或 磁感应强度变化率信号；模拟开关切换电路由二组模拟开关MAX4664 (Si)和MAX4664 (S2)并联组成，滤波 电路的输出端分别通过到导线对应连接到二组模拟开关MAX4664(S1)和MAX4664(S2)的 COMl引脚和COM3引脚；模拟开关MAX4664(S1)的GND引脚通过导线接地，V-引脚通过导线 串接电容C43后接地，V+引脚和Vl引脚通过导线分别串接电容C40、C42后共接地；模拟开 关MAX4664(S2)的GND引脚通过导线接地，V-引脚通过导线串接电容C54后接地，V+引脚 和Vl引脚通过导线分别串接电容C52、C53后共接地；反相器电路由反相器74F04(Ul)组成，反相器74F04(Ul)的第3引脚通过导线 分别连接到模拟开关切换电路中模拟开关MAX4664(S1)的mi引脚和IN3引脚，反相器 74F04(U1)的第4弓丨脚通过导线分别连接到模拟开关切换电路中模拟开关MAX4664(S2)的 mi引脚和IN3引脚;仪表放大器电路由放大器INA217(U2)组成，放大器INA217(U2)的第4引脚通过 导线串接电感L2后分别连接到模拟开关切换电路中模拟开关MAX4664(S1)的NCl引脚和 模拟开关MAX4664(S2)的NC3引脚，电感L2的两端并联接有电阻Rl ；放大器INA217 (U2)的 第5引脚通过导线串接电感L3后分别连接到模拟开关切换电路中模拟开关MAX4664(S1) 的NC3引脚和模拟开关MAX4664(S2)的NCl引脚，电感L3的两端并联接有电阻R8 ；放大器 INA217(U2)的第13、7引脚通过分别导线串接电容C36、C39后接地，第10引脚也通过导线 接地；A/D转换电路由A/D转换器ADS8505 (U4)和A/D转换器的驱动电路组成，A/D转 换器的驱动电路由放大器0PA132组成，放大器0PA132的反向输入端通过导线串接电阻R3 后连接到仪表放大器电路中放大器INA217(U2)的第11引脚；放大器0PA132的正向输入
6端通过导线一次串接电容C33、电阻R2后连接到输出端，电阻R2的两端并联接有电容C32， 放大器0PA132的正向输入端还通过导线接地；放大器0PA132的正极电源接线端通过导线 接入+12V直流电源，放大器0PA132的正极电源接线端通过导线接有由电容Cll、C24并联 组成的支路后接入+12V直流电源，电容Cll、C24之间通过导线接地；放大器0PA132的负 极电源接线端通过导线接入-12V直流电源，放大器0PA132的负极电源接线端通过导线接 有由电容C14、C26并联组成的支路后接入-12V直流电源，电容C14、C26之间通过导线接 地；A/D转换器ADS8505(U4)的第1引脚通过导线串接电阻R6后连接到驱动电路中放大器 0PA132的输出端，第1引脚还通过导线串接电阻R9和电容C27后接地，电阻R9和电容C27 之间的连线上设有第一接线端，从第一接线端引出导线接入述A/D转换器ADS8505 (U4)的 第4引脚，电容C27和地之间的连线上设有第二接线端，从第二接线端引出导线接入述A/D 转换器ADS8505(U4)的第5引脚；A/D转换器ADS8505 (U4)的第3引脚通过导线串接电容 C25后与第2引脚共接地；A/D转换器ADS8505(U4)的第5引脚通过导线串接电阻R15后与 第14引脚共接地；从A/D转换器ADS8505(U4)的第27、28引脚一同通过导线接有由电容 C12、C37并联组成的支路后引出，作为输出端，电容C12、C37之间通过导线接地；A/D转换 器ADS8505(U4)的第23引脚通过导线接地；FPGA的I/O接口的第2引脚通过导线连接到从A/D转换电路中A/D转换器 ADS8505 (U4)的第27、28引脚引出的输出端上；FPGA的I/O接口的第49引脚通过导线连接 到反相器电路中反相器74F04(U1)的第3弓丨脚；D/A转换电路由D/A转换器DAC741 (U3)组成，D/A转换器DAC741 (U3)的第2引 脚通过导线接有由电容C15、C45组成的并联支路后接入-12V直流电源，电容C15、C45之 间通过导线接地；D/A转换器DAC741(U3)的第3引脚通过导线接有由电容C45、C16组成的 并联支路后接入-12V直流电源，电容C45、C16之间通过导线接地；D/A转换器DAC741 (U3) 的第4引脚与第47引脚之间通过导线接有滑动变阻器R13，其中第4引脚接入滑动变阻 器R13的一个接线端，第46引脚接入滑动变阻器R13的滑动接线端，滑动变阻器R13的另 一个接线端通过导线接地，从第4引脚与滑动变阻器R13的连线上引出导线依次串接电阻 R11、滑动变阻器R14后接地；D/A转换器DAC741 (U3)的第6、7引脚通过导线共接地；D/A 转换器DAC741(U3)的第10引脚通过导线串接电阻R21后连接到滑动变阻器R14的滑动接 线端；D/A转换器DAC741 (U3)的第26、45引脚分别通过导线接地；D/A转换器DAC741 (U3) 的第37、38引脚通过导线相并联，并共接由电容C16、C46并联组成的支路后接地；D/A转 换器DAC741 (U3)的第46引脚通过导线依次串接电阻R19、电容C47后接地；D/A转换器 DAC741 (U3)的第47引脚通过导线接入电阻R19、电容C47之间连线的接线端上；D/A转换 器DAC741(U3)的第8、11引脚通过导线相并联后连接到输出连接器，输出磁通或磁感应强 度变化值信号。以下结合具体实施例对本实用新型作进一步的说明参见图3，本实用新型的一个附加技术特征在于模拟开关选通的控制信号，是由 FPGA的I/O 口送给反相器HC74F04的输入，当其中的一组模拟开关MAX4664选通时，另一组 模拟开关MAX4664截止。输入信号经过滤波电路，滤除由探测端带来的高频干扰，其截止频率小于模拟开 关的切换频率，输出信号线和基线分别接到模拟开关MAX4664的两个通道上，模拟开关MAX4664的输出接到仪表放大器的两个输入，仪表放大器的输出接到A/D转换器的驱动电 路，再接到A/D转换器ADS8505的输入端，A/D转换器ADS8505的控制信号及输出接到FPGA 的I/O 口，所用的FPGA为FPGA_2C35核心板，主要由CycloneII核心EP2C35F484C8、两片 512KB IS61LV25616AL SRAM禾Π8ΜΒΥΤΕ JS28F640 FLASH组成，使用时，将实现编译好的程序 烧录到FLASH内，上电后程序将自动下载到FPGA芯片中，A/D转换器ADS8505采集到的信 号经FPGA进行处理后送到D/A转换器DAC7741的输入端，经数模转换后送到后端计算机以 供采集。参见图4，主程序的主要任务就是完成触发信号的检测，A/D转换器ADS8505的 转换控制，模拟开关关MAX4664完成切换控制，信号的还原、累加及移位的功能以及控制 DAC7741的转换；整个电路上电后，首先是检测触发信号是否有效，有效则启动A/D转换器， 选择符合要求的采样频率和模拟开关MAX4664的切换频率，同时将输入信号还原，然后进 行累加和移位，最后控制D/A转换器，将结果输出。参见图5，A/D转换的控制程序通过状态机来实现，根据器件资料确定状态数，再 选择合适的分频系数，以满足要求的采样频率，由于A/D转换器随机误差的存在，在此采用 将后两位信号舍去的方法，也即在移位的时候少移两位；D/A转换的控制程序也是通过状 态机来实现的，A/D转换和D/A转换采用同一个电压基准，因此可以将FPGA的计算结果直 接输出到D/A转换器，从而实现了数字信号从采集到输出是个无损的处理过程，保证了数 据处理的精度。
8
权利要求一种基于现场可编程门阵列的长时间低零漂数字积分器，由输入连接器、滤波电路、模拟开关切换电路、反相器电路、仪表放大器电路、A/D转换电路、FPGA、D/A转换电路以及输出连接器组成，其特征在于所述滤波电路由电阻R27和电容C41组成，电阻R27和电容C41组成L型网络并联接在所述输入连接器的输出端，输入连接器的输出端向所述的滤波电路输出磁通或磁感应强度变化率信号；所述模拟开关切换电路由二组模拟开关MAX4664(S1)和MAX4664(S2)并联组成，所述滤波电路的输出端分别通过到导线对应连接到二组模拟开关MAX4664(S1)和MAX4664(S2)的COM1引脚和COM3引脚；模拟开关MAX4664(S1)的GND引脚通过导线接地，V 引脚通过导线串接电容C43后接地，V+引脚和V1引脚通过导线分别串接电容C40、C42后共接地；模拟开关MAX4664(S2)的GND引脚通过导线接地，V 引脚通过导线串接电容C54后接地，V+引脚和V1引脚通过导线分别串接电容C52、C53后共接地；所述反相器电路由反相器74F04(U1)组成，反相器74F04(U1)的第3引脚通过导线分别连接到所述模拟开关切换电路中模拟开关MAX4664(S1)的IN1引脚和IN3引脚，反相器74F04(U1)的第4引脚通过导线分别连接到所述模拟开关切换电路中模拟开关MAX4664(S2)的IN1引脚和IN3引脚；所述仪表放大器电路由放大器INA217(U2)组成，放大器INA217(U2)的第4引脚通过导线串接电感L2后分别连接到所述模拟开关切换电路中模拟开关MAX4664(S1)的NC1引脚和模拟开关MAX4664(S2)的NC3引脚，电感L2的两端并联接有电阻R1；放大器INA217(U2)的第5引脚通过导线串接电感L3后分别连接到所述模拟开关切换电路中模拟开关MAX4664(S1)的NC3引脚和模拟开关MAX4664(S2)的NC1引脚，电感L3的两端并联接有电阻R8；放大器INA217(U2)的第13、7引脚通过分别导线串接电容C36、C39后接地，第10引脚也通过导线接地；所述A/D转换电路由A/D转换器ADS8505(U4)和A/D转换器的驱动电路组成，A/D转换器的驱动电路由放大器OPA132组成，放大器OPA132的反向输入端通过导线串接电阻R3后连接到所述所述仪表放大器电路中放大器INA217(U2)的第11引脚；放大器OPA132的正向输入端通过导线一次串接电容C33、电阻R2后连接到输出端，电阻R2的两端并联接有电容C32，放大器OPA132的正向输入端还通过导线接地；放大器OPA132的正极电源接线端通过导线接入+12V直流电源，放大器OPA132的正极电源接线端通过导线接有由电容C11、C24并联组成的支路后接入+12V直流电源，电容C11、C24之间通过导线接地；放大器OPA132的负极电源接线端通过导线接入 12V直流电源，放大器OPA132的负极电源接线端通过导线接有由电容C14、C26并联组成的支路后接入 12V直流电源，电容C14、C26之间通过导线接地；所述A/D转换器ADS8505(U4)的第1引脚通过导线串接电阻R6后连接到驱动电路中放大器OPA132的输出端，第1引脚还通过导线串接电阻R9和电容C27后接地，电阻R9和电容C27之间的连线上设有第一接线端，从所述的第一接线端引出导线接入述A/D转换器ADS8505(U4)的第4引脚，电容C27和地之间的连线上设有第二接线端，从所述的第二接线端引出导线接入述A/D转换器ADS8505(U4)的第5引脚；所述A/D转换器ADS8505(U4)的第3引脚通过导线串接电容C25后与第2引脚共接地；所述A/D转换器ADS8505(U4)的第5引脚通过导线串接电阻R15后与第14引脚共接地；从所述A/D转换器ADS8505(U4)的第27、28引脚一同通过导线接有由电容C12、C37并联组成的支路后引出，作为输出端，电容C12、C37之间通过导线接地；所述A/D转换器ADS8505(U4)的第23引脚通过导线接地；所述FPGA的I/O接口的第2引脚通过导线连接到从所述A/D转换电路中A/D转换器ADS8505(U4)的第27、28引脚引出的输出端上；所述FPGA的I/O接口的第49引脚通过导线连接到所述反相器电路中反相器74F04(U1)的第3引脚；所述D/A转换电路由D/A转换器DAC741(U3)组成，所述D/A转换器DAC741(U3)的第2引脚通过导线接有由电容C15、C45组成的并联支路后接入 12V直流电源，电容C15、C45之间通过导线接地；所述D/A转换器DAC741(U3)的第3引脚通过导线接有由电容C45、C16组成的并联支路后接入 12V直流电源，电容C45、C16之间通过导线接地；所述D/A转换器DAC741(U3)的第4引脚与第47引脚之间通过导线接有滑动变阻器R13，其中第4引脚接入滑动变阻器R13的一个接线端，第46引脚接入滑动变阻器R13的滑动接线端，滑动变阻器R13的另一个接线端通过导线接地，从第4引脚与滑动变阻器R13的连线上引出导线依次串接电阻R11、滑动变阻器R14后接地；所述D/A转换器DAC741(U3)的第6、7引脚通过导线共接地；所述D/A转换器DAC741(U3)的第10引脚通过导线串接电阻R21后连接到所述滑动变阻器R14的滑动接线端；所述D/A转换器DAC741(U3)的第26、45引脚分别通过导线接地；所述D/A转换器DAC741(U3)的第37、38引脚通过导线相并联，并共接由电容C16、C46并联组成的支路后接地；所述D/A转换器DAC741(U3)的第46引脚通过导线依次串接电阻R19、电容C47后接地；所述D/A转换器DAC741(U3)的第47引脚通过导线接入电阻R19、电容C47之间连线的接线端上；所述D/A转换器DAC741(U3)的第8、11引脚通过导线相并联后连接到所述的输出连接器，输出磁通或磁感应强度变化值信号。
专利摘要本实用新型公开了一种基于现场可编程门阵列的长时间低零漂数字积分器，由输入连接器、滤波电路、模拟开关切换电路、反相器电路、仪表放大器电路、A/D转换电路、FPGA、D/A转换电路以及输出连接器组成。本实用新型器克服了现有积分器的不足，在HT-7超导托卡马克现场使用10分钟内漂移不到10mv，输出信号具有良好的线性和保持特性。
文档编号H03K19/00GK201667646SQ201020144000
公开日2010年12月8日 申请日期2010年3月25日 优先权日2010年3月25日
发明者吴彬彬, 沈飙 申请人:中国科学院等离子体物理研究所