专利名称：一种定时器的制作方法
技术领域：
本实用新型涉及一种定时器，尤其涉及可调整频率范围的定时器。
背景技术：
随着工业科技的不断发展，计数器/定时器也得到越来越广泛的应用。
图1为现 有的一种定时器的局部电路结构示意图。如图1所示，该定时器包括二进制计数器的逻辑 集成电路(ICl)(以下简称计数器集成电路)以及与计数器集成电路连接的RC回路(如图 1中虚线框所示)。该计数器集成电路芯片的型号是MC14M1，具有至少两种工作模式。
权利要求1.一种定时器，包括二进制计数器逻辑集成电路，具有第一工作模式和第二工作模式；RC回路，连接到所述二进制计数器逻辑集成电路，用于与所述集成电路中正反馈放大 电路构成振荡电路，其中，所述RC回路包括第一电位器(VR2)，其用于在一个频率范围内调 整所述振荡电路的振荡频率；其特征在于，所述定时器还包括控制电路，所述控制电路包括模式控制电路，用于控制所述二进制计数器逻辑集成电路处于第一工作模式或第二工 作模式；频率范围中心频率控制电路，接受所述模式控制电路的控制，当所述二进制计数器逻 辑集成电路处于第一工作模式时，控制所述RC回路使所述频率范围的中心频率工作在第 一频率，当所述二进制计数器逻辑集成电路处于第二工作模式时，控制所述RC回路使所述 频率范围的中心频率工作在与第一频率不同的第二频率。
2.如权利要求1所述的定时器，其特征在于，所述二进制计数器逻辑集成电路的型号 为 MC14541。
3.如权利要求1所述的定时器，其特征在于，所述模式控制电路包括第一开关器件 (TRl)，所述第一开关器件(TRl)的基极接受电位控制，集电极端连接到所述二进制计数器 逻辑集成电路的模式管脚，当电位控制使第一开关器件(TRl)截止时，所述模式管脚为高 电平，使所述二进制计数器逻辑集成电路处于第一工作模式；当电位控制使第一开关器件 (TRl)导通时，所述模式管脚为低电平，所述二进制计数器逻辑集成电路处于第二工作模 式。
4.如权利要求3所述的定时器，其特征在于，所述控制电路中的第一开关器件可以由 电压比较器替代，所述电压比较器的正输入端接入基准电平，所述电压比较器的负输入端 接受电位控制，所述电压比较器的输出端与所述二进制计数器逻辑集成电路的模式管脚连 接，当电位控制使电压比较器输出高电平时，所述计数器处于第一工作模式；当电位控制使 电压比较器输出低电平时，所述计数器处于第二工作模式。
5.如权利要求3或4所述的定时器，其特征在于，所述RC回路还包括与所述第一电位器(VR2)串联连接的频率范围位置确定电阻(Rl)，所述频率范围位置 确定电阻(Rl)的另一端与所述二进制计数器逻辑集成电路的Rtc管脚连接；以及与所述频率范围位置确定电阻(Rl)并联连接的第二电位器(VRl)，用于对通过调整第 一电位器(VM)获得的振荡频率进行精度校准。
6.如权利要求5所述的定时器，其特征在于，所述频率范围中心频率控制电路包括第二开关器件(TR2)，其基极与所述第一开关器件(TRl)的集电极或电压比较器的输出端连接，当第一开关器件(TRl)导通或电压比较器输出低电平时，第二开关器件(TR2)导 通；当第一开关器件(TRl)截止或电压比较器输出高电平时，第二开关器件(TR2)截止；以 及第三电位器(VR4)，其两个固定端与RC回路的频率范围位置确定电阻(Rl)并联连接， 其调节端通过电阻(R8)与第二开关器件(TR2)的发射极连接，当第二开关器件(TR2)导通 时，可通过调节第三电位器(VR4)的调节端来改变所述频率范围的中心频率，使所述中心频率为第二频率。
专利摘要本实用新型提供了一种定时器，包括二进制计数器逻辑集成电路(以下简称计数器IC)，具有第一工作模式和第二工作模式；RC回路，连接到集成电路，用于与IC中正反馈放大电路构成振荡电路，其中，RC回路包括第一电位器，其用于在一个频率范围内调整振荡电路的振荡频率。定时器还包括控制电路，控制电路包括模式控制电路，用于控制计数器IC处于第一工作模式或第二工作模式；以及频率范围中心频率控制电路，接受模式控制电路的控制，当计数器IC处于第一工作模式时，控制RC回路使该频率范围的中心频率工作在第一频率，当计数器IC处于第二工作模式时，控制RC回路使该频率范围的中心频率工作在与第一频率不同的第二频率。
文档编号H03K21/38GK201860315SQ20102053486
公开日2011年6月8日 申请日期2010年9月19日 优先权日2010年9月19日
发明者吴伟忠, 王凌峰 申请人:欧姆龙(上海)有限公司