专利名称：一种无毛刺双时钟切换装置的制作方法
技术领域：
本实用新型涉及一种时钟切换装置，特别涉及一种无毛刺双时钟切换装置。
背景技术：
由于时钟切换可能工作在同步时钟，也可能工作在异步时钟域，而前者是后者的 特殊情况，所以必须能在完全异步的任何时钟关系下工作。考虑到时钟切换输出的负载是 对边沿敏感的触发寄存器，所以时钟切换的输出必须稳定，不能有任何毛刺。时钟切换的基本原理是将输入控制信号用任意一个时钟接受采样，经过同步器得 到这个时钟域下的稳定值，再被另一个时钟接受采样，用同步器得到另一个时钟域下的稳 定值，在各自的时钟域中把这些稳定值通过运算得到时钟控制信号。这些同步器可以使用特定工艺库实现，也可以使用标准单元库实现，显然后者的 实现更具有通用移植性。时钟门控电路通常是使用特定工艺库下的锁存器或者类似电路实现，难以通用移植。现有常见的双时钟切换装置即按照上述原理，首先对将输入控制信号进行采样， 得到正确的时钟控制信号，这个过程在处理时需要跨时钟域同步，硬件资源占用大，响应时 间也比较慢。再根据时钟控制信号启停时钟门控电路，后者通常是使用特定工艺库下的锁 存器或者类似电路完成实现，硬件难以移植。此外，由于传统的直接使用选择器实现的异步 时钟切换装置会出现毛刺，使用场合有很多限制。
实用新型内容本实用新型的目的是提供一种结构简单、性能可靠、成本低的无毛刺双时钟切换
直ο为解决上述技术问题，本实用新型采取以下技术方案一种无毛刺双时钟切换装 置，该装置包括第一时钟发生装置、输入选择控制装置、第二时钟发生装置、第一采样单元、 第二采样单元、第三采样单元和第四采样单元；所述第一时钟发生装置的输出端、输入选择 控制装置的输出端分别电连接到所述第一采样单元；所述第一采样单元的输出端、所述第 二时钟发生装置的输出端分别与所述第二采样单元电连接；所述第二采样单元的输出端、 第一时钟发生装置的输出端分别与所述第三采样单元电连接；所述第三采样单元的输出 端、第二时钟发生装置的输出端分别与所述第四采样单元电连接；所述无毛刺双时钟切换 装置还包括用于提供时钟输出信号的第一逻辑运算单元和第二逻辑运算单元；所述第一采 样单元的输出端、所述第三采样单元的输出端与第一逻辑运算单元电连接；所述第二采样 单元的输出端、所述第四采样单元的输出端与第二逻辑运算单元电连接。本实用新型的所述无毛刺双时钟切换装置使用通用硬件即可实现双时钟无毛刺 的切换，因此具有结构简单的特点；此外，它仅需要采用标准单元库即可完成两个异步时钟 间无毛刺切换的实现，当然也可以用特定工艺库实现，而且能节约缓存器的存储资源，得到更快的响应速度。
图1为本实用新型的原理图。
具体实施方式
以下将结合附图对本实用新型的一种无毛刺双时钟切换装置作进一步的详细描 述。图1示出了本实用新型中的无毛刺双时钟切换装置的电路原理。如图1所示，所 述无毛刺双时钟切换装置包括第一时钟发生装置、输入选择控制装置、第二时钟发生装置。无毛刺双时钟切换装置还包括第一采样单元、第二采样单元、第三采样单元、第四 采样单元、第一逻辑运算单元以及第二逻辑运算单元。第一时钟发生装置和输入选择控制装置电连接到第一采样单元，第一采样单元利 用第一时钟发生装置产生的第一时钟信号对输入选择控制装置进行采用，并输出第一选择 控制信号。第一采样单元输出第一选择控制信号至第二采样单元，且第二时钟发生装置与第 二采样单元电连接，第二采样单元利用第二时钟发生装置产生的第二时钟信号对第一选择 控制信号进行采样得到第二选择控制信号，即第二采样单元输出第二选择控制信号。第二采样单元的输出端与第一时钟发生装置的输出端一起与第三采样单元电连 接，第三采样单元利用第一时钟发生装置的输出对第二采样单元输出的第二选择控制信号 进行采样，从而得到第一选择控制信号中间值，并将该第一选择控制信号中间值输出。第三采样单元的输出端与第二时钟发生装置的输出端一起与第四采样单元电连 接，第四采样单元利用所述第二时钟发生装置的输出对第三采样单元的输出的第一选择控 制信号中间值进行采样，从而得到第二选择控制信号中间值，并将第二选择控制信号中间 值输出。第一选择控制信号和第一选择控制信号中间值作为输入被输入到第一逻辑运算 单元，第一逻辑运算单元将第一选择控制信号和第一选择控制信号中间值进行逻辑运算 后，得到第一时钟输出信号。第二选择控制信号和第二选择控制信号中间值作为输入被输入到第二逻辑运算 单元，第二逻辑运算单元将第二选择控制信号和第二选择控制信号中间值进行逻辑运算 后，得到第二时钟输出信号。在时钟选择控制信号为低电平的情况下，本实用新型中的时钟输出信号与其选择 的输入时钟的周期和相位都完全一致；当时钟选择控制信号从低电平变到高电平以后，本 实用新型中的时钟输出信号会保持为低，稳定一段时间，然后再经过一段时间以后，其输出 时钟会和对应输入时钟的周期和相位完成保持一致。在上述时钟切换的整个过程中，其输 出时钟没有出现毛刺。本实用新型的无毛刺双时钟切换装置使用通用硬件即可实现双时钟无毛刺的切 换，因此具有结构简单的特点；此外，它仅需要采用标准单元库即可完成两个异步时钟间无 毛刺切换的实现，当然也可以用特定工艺库实现，而且能节约缓存器的存储资源，得到更快的响应速度。 以上通过具体实施方式
对本实用新型进行了详细的说明，但这些并非构成对本实 用新型的限制。本实用新型的保护范围并不以上述实施方式为限，但凡本领域普通技术人 员根据本实用新型所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护 范围。
权利要求1. 一种无毛刺双时钟切换装置，其特征在于包括第一时钟发生装置、输入选择控制 装置、第二时钟发生装置、第一采样单元、第二采样单元、第三采样单元和第四采样单元；所述第一时钟发生装置的输出端、输入选择控制装置的输出端分别电连接到所述第一 采样单元；所述第一采样单元的输出端、所述第二时钟发生装置的输出端分别与所述第二 采样单元电连接；所述第二采样单元的输出端、第一时钟发生装置的输出端分别与所述第 三采样单元电连接；所述第三采样单元的输出端、第二时钟发生装置的输出端分别与所述 第四采样单元电连接；所述无毛刺双时钟切换装置还包括用于提供第一时钟输出信号的第一逻辑运算单元 和用于提供第二时钟输出信号的第二逻辑运算单元；所述第一采样单元的输出端、所述第三采样单元的输出端与第一逻辑运算单元电连 接；所述第二采样单元的输出端、所述第四采样单元的输出端与第二逻辑运算单元电连接。
专利摘要本实用新型涉及一种无毛刺双时钟切换装置，该装置包括第一时钟发生装置、输入选择控制装置、第二时钟发生装置、第一采样单元、第二采样单元、第三采样单元和第四采样单元；所述第一时钟发生装置的输出端、输入选择控制装置的输出端分别电连接到所述第一采样单元；所述第一采样单元的输出端、所述第二时钟发生装置的输出端分别与所述第二采样单元电连接；所述第二采样单元的输出端、第一时钟发生装置的输出端分别与所述第三采样单元电连接。本实用新型的所述无毛刺双时钟切换装置使用通用硬件即可实现双时钟无毛刺的切换，因此具有结构简单、响应速度快的特点。
文档编号H03K19/01GK201867675SQ20102062451
公开日2011年6月15日 申请日期2010年11月25日 优先权日2010年11月25日
发明者李林 申请人:上海宇芯科技有限公司