专利名称：一种减小两级运算放大器输入失调电压的电路结构的制作方法
技术领域：
本发明属于微电子学与固体电子学技术领域，涉及一种集成电路的运算放大器电 路，具体涉及一种减小两级运算放大器输入失调电压的电路结构。
背景技术：
运算放大器广泛应用于模拟电路及数模混合电路中。由于CMOS技术已经成为集 成电路的主流技术，与传统双极型电路相比，CMOS运算放大器电路在成本和开发周期上具 有显著优势。现有减小运放失调电压电路设计思路为采用斩波技术和自动调零技术实现， 但斩波技术需要将输入信号和开关型方波信号耦合，再经同步解调和低通滤波后得到非线 性小的信号，电路复杂度增加，会明显增加电路面积；自动调零技术要将失调存储在电容 中，主要有输入失调存储和输出失调存储，主要适用于开关电容等离散信号电路。因此设 计出工艺与CMOS工艺相兼容且不降低运放其他性能的减小失调的电路结构具有重要的意 义。
发明内容
本发明的目的是提供一种减小运算放大器输入失调电压的电路结构，以减小现有 CMOS集成运放输入失调电压。本发明所采用的技术方案是，一种减小两级运算放大器输入失调电压的电路结 构，包括交换控制电路、第一级差分放大电路、第二级共源放大电路以及补偿网络；交换控 制电路的输出端与第一级差分放大电路的输入端连接，第一级差分放大电路的输出端与第 二级共源放大电路的输入端连接，第二级共源放大电路的输入端与输出端之间还连接有补 偿网络。其中，交换控制电路由4个PMOS管构成，分别为第七PMOS管、第八PMOS管、第九 PMOS管和第十PMOS管；第七PMOS管和第八PMOS管的源端接输入信号inl，第九PMOS管 和第十PMOS管的源端接输入信号in2 ；第八PMOS管和第九PMOS管的栅极分别接控制信号 ckl，第七PMOS管和第十PMOS管的栅极分别接控制信号ck2 ；第八PMOS管和第十PMOS管 的漏端相连接，其输出信号为eal ；第七PMOS管和第九PMOS管的漏端相连接，其输出信号 为 ea20其中，第一级差分放大电路包括第一 NMOS管、第二 NMOS管、第三NMOS管、第四 匪OS管、第五匪OS管、第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管 和第六PMOS管；第二级共源放大电路包括第七PMOS管；补偿网络包括串联的消零电阻和 补偿电容；第一PMOS管、第二 PMOS管和第七PMOS管三者的源端相连接并接工作电压；第一 PMOS管和第二 PMOS管的栅极连接；第一 PMOS管的漏端经过输出端outl与第一 NMOS管的 源端连接，第二 PMOS管的漏端经过输出端out2与第二 NMOS管的源端连接；第一 NMOS管和 第二 NMOS管的栅极分别接交换控制电路的输出信号eal和交换控制电路的输出信号ea2， 第一 NMOS管和第二 NMOS管的漏端连接并同时与第三NMOS管的源端连接；第三NMOS管、第五NMOS管和第四NMOS管的栅极连接，第三NMOS管、第五NMOS管和第四NMOS管的漏端连 接并接地；第五NMOS管的源端与栅极连接，并同时接工作电压；第三PMOS管和第四PMOS管 的源端分别接第一 PMOS管与第二 PMOS管的栅极，第三PMOS管和第四PMOS管的栅极分别 接控制信号ck2和控制信号ckl，其漏端分别接输出端outl和输出端out2 ’第五PMOS管和 第六PMOS管的源端分别接输出端outl和输出端out2，其栅极分别接控制信号ckl和控制 信号ck2，第五PMOS管和第六PMOS管的漏端相连接并接输出端out* ；输出端out*分别与消 零电阻的一端和第七PMOS管的栅极连接；第七PMOS管的漏端与第四NMOS管的源端连接； 消零电阻的另一端通过补偿电容输出电压，补偿网络还通过电容接地。本发明的有益效果是，采用MOS开关管控制交换运放正负输入端信号和输出端信 号来减小运放的失调，由于电路中只增加了 MOS开关管，它们只需要很小的面积，极低的功 耗，该电路在降低运算放大器输入失调电压的同时，不影响运放的增益，相位裕量，电源电 压抑制比(PSRR)，共模输入范围等性能指标，可应用于主流CMOS电路系统中。
图1是传统两级运算放大器的电路结构图；图2是本发明两级运算放大器的结构框图；图3是本发明电路中交换控制电路的电路图；图4是本发明的电路中两级运放的电路图；图5是传统两级运算放大器电路与本发明运放电路的开环频率响应的仿真曲线 对比图(a是传统的两级运算放大器电路的开环频率响应的仿真曲线图，b是采用本发明的 运放电路的开环频率响应的仿真曲线图)；图6是传统的两级运算放大器电路和采用本发明的运放电路的电源电压抑制比 PSRR频率响应的仿真曲线对比图(a是传统两级运算放大器电路的电源电压抑制比PSRR 频率响应的仿真曲线图，b是本发明运放电路的电源电压抑制比PSRR频率响应的仿真曲线 图)；图7是传统两级运算放大器电路和本发明运放电路的共模输入范围ICMR的仿真 曲线对比图(a是传统两级运算放大器电路的共模输入范围ICMR的仿真曲线图，b是本发 明运放电路的共模输入范围ICMR的仿真曲线图)；图8是传统两级运算放大器电路和本发明运放电路失调电压的仿真曲线对比图； (a是传统两级运算放大器电路的失调电压的仿真曲线图，b是本发明运放电路失调电压的 仿真曲线图)。图中，1.交换控制电路，2.第一级差分放大电路，3.第二级共源放大电路，4.补 偿网络，ml.第一 NMOS 管，m2.第二 NMOS 管，m3.第一 PMOS 管，m4.第二 PMOS 管，m5.第三 NMOS管，m6.第七PMOS管，m7.第四NMOS管，m8.第五NMOS管，m9.第三PMOS管，mlO.第 四PMOS管，mil.第五PMOS管，ml2.第六PMOS管，ml3.第七PMOS管，ml4.第八PMOS管， ml5.第九PMOS管，ml6.第十PMOS管，Rz.消零电阻，C。.补偿电容，Cl.电容；
具体实施例方式下面结合附图和具体实施方式
对本发明进行详细说明。
如图1所示，传统的两级运算放大器电路包括第一级普通差分放大电路、第二级 共源放大电路和补偿网络；第一级普通差分放大电路由第一 NMOS管ml、第二 NMOS管m2、第 三NMOS管m5和第一 PMOS管m3、第二 PMOS管m4组成，第二级共源放大电路由第四NMOS管 m7和第七PMOS管m6组成，补偿网络包括串联的消零电阻民和补偿电容C。。除此之外，参 考电流源Iref和第五NMOS管m8为第三NMOS管m5和第四NMOS管m7提供镜像电流。其中， 第一 PMOS管m3、第二 PMOS管m4和第七PMOS管m6三者的源端相连接并接工作电压VDD ； 第一 PMOS管m3和第二 PMOS管m4的栅极连接；第一 PMOS管m3的漏端与其栅极连接，还与 第一 NMOS管ml的源端连接；第二 PMOS管m4的漏端分别与第二 NMOS管m2的源端、第七 PMOS管m6的栅极和消零电阻Rz的一端连接，消零电阻Rz的另一端通过补偿电容C。输出 电压OUT，补偿网络还通过电容Cl接地；第七PMOS管m6的漏端与第四NMOS管m7的源端 连接；第一 NMOS管ml和第二 NMOS管m2的栅极分别接集成运放的输入信号inl和in2，第 一 NMOS管ml和第二 NMOS管m2的漏端连接并同时接第三NMOS管m5的源端；第三NMOS管 m5、第五NMOS管m8和第四NMOS管m7的栅极连接，第三NMOS管m5、第五NMOS管m8和第四 NMOS管m7的漏端连接并接地 ’第五NMOS管m8的源端与栅极连接，并接工作电压VDD。第 一级普通差分放大电路将差模输入电压转换为差模电流，这个差模电流作用在由第一 PMOS 管m3和第二 PMOS管m4组成的电流镜负载上恢复成放大的单端电压输出，第二级共源放大 电路中第七PMOS管m6为共源接法，第四NMOS管m7作为负载管，构成输出级放大电路，输 出电压OUT，补偿网络起到频率补偿的作用。在传统的两级运算放大电路中往往由于工艺偏 差等原因导致两个差分输入管特性存在不对称现象，这会使得在输入信号为0时，输出仍 然存在输出，带来运算放大器的输入失调电压。如图2所示，本发明公开了一种减小两级运算放大器输入失调电压的电路结构， 包括交换控制电路1、带输出交换功能的第一级差分放大电路2、第二级共源放大电路3以 及补偿网络4 ；交换控制电路1的输出端与第一级差分放大电路2的输入端连接，第一级差 分放大电路2的输出端与第二级共源放大电路3的输入端连接，第二级共源放大电路3的 输入端与输出端之间还连接有补偿网络4。交换控制电路1的输入信号连接集成运放的输 入信号inl和in2，整个集成运放的输入信号inl和in2不是直接连接第一级差分放大电路 2的输入，而是作为交换控制电路1的输入信号；交换控制电路1的输出信号eal和ea2作 为第一级差分放大电路2的输入，第一级差分放大电路2的输出信号out*连接第二级共源 放大电路3的输入，第二级共源放大电路3的输出端输出电压OUT，在输出端OUT和第二级 共源放大器3的输入之间接入补偿网络4。集成运放的失调电压主要是由于工艺偏差使得差分输入级电路很难做到完全对 称引起的，本发明采用控制信号交换差分放大器的两个输入端来消除差分输入端不对称引 起的失调，为了不改变运放的输出电压和输入电压的相位关系，同时在差分放大器的输出 端也通过控制信号进行相应的交换。如图3所示，本发明交换控制电路1主要由4个PMOS管组成，分别为第七PMOS管 ml3、第八PMOS管ml4、第九PMOS管ml5和第十PMOS管ml6 ；第七PMOS管ml3和第八PMOS 管ml4的源端接输入信号inl，第九PMOS管ml5和第十PMOS管ml6的源端接输入信号in2 ； 第八PMOS管ml4和第九PMOS管ml5的栅极分别接控制信号ckl，第七PMOS管ml3和第十 PMOS管ml6的栅极分别接控制信号ck2 ；第八PMOS管ml4和第十PMOS管ml6的漏端相连接，其输出信号为eal ；第七PMOS管ml3和第九PMOS管ml5的漏端相连接，其输出信号为 ea2。控制信号ckl和控制信号ck2为两个相位相反的占空比为50%的某一频率的控制信 号。当ckl为高电平，ck2为低电平时，输入信号inl通过第七PMOS管ml3连接到ea2，in2 通过第十PMOS管ml6连接到eal ；当ckl为低电平，ck2为高电平时，输入信号inl通过第 八PMOS管ml4连接到eal，in2通过第九PMOS管ml5连接到ea2。可见，通过ckl和ck2的 控制，可以实现输入端信号inl和in2的交换。本发明中的第一级差分放大电路2、第二级源极放大电路3以及补偿网络4如图4 所示，第一级差分放大电路2在传统的单端输出差分放大器的基础上增加了由ckl和ck2 控制的4个PMOS管m9 ml2，其作用是根据交换控制电路1中输入信号的输入端不同选择 差分放大器的输出outl或者out2作为第二级共源放大的输入信号out*，以保证差分运放 的输出电压与输入电压之间的相位关系固定。其具体结构为第一级差分放大电路2包括第一 NMOS管ml、第二 NMOS管m2、第三 匪OS管m5、第四匪OS管m7、第五匪OS管m8、第一 PMOS管m3、第二 PMOS管m4、第三PMOS 管m9、第四PMOS管mlO、第五PMOS管mil和第六PMOS管ml2 ；第二级共源放大电路3包括 第七PMOS管m6 ；补偿网络4包括串联的消零电阻Rz和补偿电容C。。第一 PMOS管m3、第二 PMOS管m4和第七PMOS管m6三者的源端相连接并接工作电压VDD ；第一 PMOS管m3和第二 PMOS管m4的栅极连接；第一 PMOS管m3的漏端经过输出端outl与第一 NMOS管ml的源端 连接，第二 PMOS管m4的漏端经过输出端out2与第二 NMOS管m2的源端连接；第一 NMOS管 ml和第二 NMOS管m2的栅极分别接信号eal和信号ea2，第一 NMOS管ml和第二 NMOS管m2 的漏端连接并同时接第三NMOS管m5的源端；第三NMOS管m5、第五NMOS管m8和第四NMOS 管m7的栅极连接，第三NMOS管m5、第五NMOS管m8和第四NMOS管m7的漏端连接并接地； 第五NMOS管m8的源端与栅极连接，并接工作电压VDD ；第三PMOS管m9和第四PMOS管mlO 的源端分别接第一 PMOS管m3与第二 PMOS管m4的栅极，第三PMOS管m9和第四PMOS管 mlO的栅极分别接控制信号ck2和控制信号ckl，其漏端分别接输出端outl和输出端out2 ； 第五PMOS管ml 1和第六PMOS管ml2的源端分别接输出端outl和输出端out2，其栅极分别 接控制信号ckl和控制信号ck2，第五PMOS管ml 1和第六PMOS管ml2的漏端相连接并接输 出端out* ；输出端out*分别与消零电阻Rz的一端和第七PMOS管m6的栅极连接；第七PMOS 管m6的漏端与第四NMOS管m7的源端连接；消零电阻Rz的另一端通过补偿电容C。输出电 压0UT，补偿网络4还通过电容Cl接地。当ckl为高电平，ck2为低电平时，第三PMOS管m9和第六PMOS管ml2导通，第四 PMOS管mlO和第五PMOS管mil截止，第三PMOS管m9的导通使得第二 PMOS管m4和第一 PMOS管m3构成镜像电流源作为差分放大器的负载，第二 PMOS管m4复制第一 PMOS管m3的 电流，第六PMOS管ml2的导通使得out2端接通输出端out* ；当ckl为低电平，ck2为高电 平时，第四PMOS管mlO和第五PMOS管mil导通，第三PMOS管m9和第六PMOS管ml2截止， 第四PMOS管mlO的导通使得第一 PMOS管m3和第二 PMOS管m4构成镜像电流源作为差分 放大器的负载，第一 PMOS管m3复制第二 PMOS管m4的电流，第五PMOS管mil的导通使得 outl端接通输出端out*。out*端后面连接的是第二级共源放大电路3(第七PMOS管m6)以 及补偿网络4。整个减小两级运算放大器输入失调电压电路结构的工作原理是当ckl为高电平，ck2为低电平时，第三PMOS管m9、第六PMOS管ml2、第七PMOS管ml3和第十PMOS管ml6 导通，第四PMOS管mlO、第五PMOS管mil，第八PMOS管ml4和第九PMOS管ml5截止，差分 输入的正端ea2的值为输入信号inl，eal的值为in2，差分的输出节点为out2。反之，当 ckl为低电平，ck2为高电平时，第三PMOS管m9、第六PMOS管ml2、第七PMOS管ml3和第十 PMOS管ml6截止，第四PMOS管mlO、第五PMOS管mil，第八PMOS管ml4和第九PMOS管ml5 导通，差分输入的正端ea2的值为输入信号in2，eal的值为inl，差分的输出节点为outl。采用HSPICE基于0. 5um混合信号模型对电路进行仿真，如图5所示，是传统两级 运放电路和本发明两级运放电路的开环频率响应，由a图可以看出，传统两级运放电路的 增益为84dB，相位裕度为76° ；由b图可以看出，本发明运放电路的增益为84dB，相位裕度 为60° ；说明本发明运放电路的稳定性更好。如图6所示，是传统两级运放电路和本发明两级运放电路的电源电压抑制比的仿 真曲线，由a图可以看出，传统两级运放电路的PSRR为89. 2dB,由b图可以看出，本发明运 放电路的PSRR为90. 88dB，说明本发明运放电路的电源抑制比略有提高，电源电压波动时 对输出电压的影响很小。如图7所示，是传统两级运放电路和本发明两级运放电路的共模输入范围(ICMR) 的仿真曲线，由a图可以看出，传统两级运放电路的ICMR为1. 3 2. 9V ；由b图可以看出， 本发明运放电路的ICMR为1. 2 2. 9V。说明与传统两级运放电路相比，本发明运放电路的 最小共模输入电压减小了，即增大了共模输入范围。图8是传统两级运放电路和本发明两级运放电路的输入失调电压V。s的仿真曲 线，其值是通过设置差动输入为零来测量的。由a图可以看出，传统两级运放电路的V。s为 621. IlmV;由b图可以看出，本发明运放电路的V。s约为417mV，图中的尖峰是由于开关的切 换产生的。说明采用本发明的运放的输入失调电压减小了 204mV。
权利要求
1.一种减小两级运算放大器输入失调电压的电路结构，其特征在于，包括交换控制电 路(1)、第一级差分放大电路O)、第二级共源放大电路(3)以及补偿网络；交换控制电 路(1)的输出端与第一级差分放大电路O)的输入端连接，第一级差分放大电路O)的输 出端与第二级共源放大电路(3)的输入端连接，第二级共源放大电路(3)的输入端与输出 端之间还连接有补偿网络G)。
2.根据权利要求1所述的减小两级运算放大器输入失调电压的电路，其特征在于所 述的交换控制电路(1)由4个PMOS管构成，分别为第七PMOS管(ml3)、第八PMOS管(ml4)、 第九PMOS管(mM)和第十PMOS管(ml6)；第七PMOS管(ml； )和第八PMOS管(ml4)的源 端接输入信号inl，第九PMOS管(mK)和第十PMOS管(ml6)的源端接输入信号in2 ；第八 PMOS管(ml4)和第九PMOS管(ml5)的栅极分别接控制信号ckl，第七PMOS管(ml3)和第 十PMOS管(ml6)的栅极分别接控制信号ck2 ；第八PMOS管(ml4)和第十PMOS管(ml6)的 漏端相连接，其输出信号为eal ；第七PMOS管(mU)和第九PMOS管(ml5)的漏端相连接， 其输出信号为ea2。
3.根据权利要求1所述的减小两级运算放大器输入失调电压的电路，其特征在于 所述第一级差分放大电路( 包括第一 NMOS管(ml)、第二 NMOS管(π )、第三NMOS管(m5)、第四 NMOS 管(m7)、第五 NMOS 管(m8)、第一 PMOS 管(m3)、第二 PMOS 管(m4)、第三 PMOS 管(m9)、第四 PMOS 管(mlO)、第五 PMOS 管(mil)和第六 PMOS 管(ml2)； 所述第二级共源放大电路C3)包括第七PMOS管(m6)； 所述补偿网络⑷包括串联的消零电阻(Rz)和补偿电容(C。)； 第一 PMOS管Ο )、第二 PMOS管(m4)和第七PMOS管(m6)三者的源端相连接并接工作 电压；第一 PMOS管(m3)和第二 PMOS管(m4)的栅极连接；第一 PMOS管(m3)的漏端经过输 出端outl与第一 NMOS管(ml)的源端连接，第二 PMOS管(m4)的漏端经过输出端out2与 第二 NMOS管(π )的源端连接；第一 NMOS管(ml)和第二 NMOS管(π )的栅极分别接交换 控制电路(1)的输出信号eal和交换控制电路(1)的输出信号ea2，第一 NMOS管(ml)和第 二 NMOS管(m2)的漏端连接并同时与第三NMOS管(m5)的源端连接；第三NMOS管(m5)、第 五NMOS管(m8)和第四NMOS管(m7)的栅极连接，第三NMOS管(m5)、第五NMOS管(m8)和 第四NMOS管(m7)的漏端连接并接地；第五NMOS管(m8)的源端与栅极连接，并同时接工作 电压；第三PMOS管(m9)和第四PMOS管(mlO)的源端分别接第一 PMOS管(ι )与第二 PMOS 管(m4)的栅极，第三PMOS管(m9)和第四PMOS管(mlO)的栅极分别接控制信号ck2和控 制信号ckl，其漏端分别接输出端outl和输出端out2;第五PMOS管(mil)和第六PMOS管 (ml2)的源端分别接输出端outl和输出端out2，其栅极分别接控制信号ckl和控制信号 ck2，第五PMOS管(mil)和第六PMOS管(ml2)的漏端相连接并接输出端out* ；输出端out* 分别与消零电阻OO的一端和第七PMOS管(m6)的栅极连接；第七PMOS管(m6)的漏端与 第四NMOS管(m7)的源端连接；消零电阻(Rz)的另一端通过补偿电容(C。)输出电压，补偿 网络⑷还通过电容(Cl)接地。
全文摘要
本发明提供一种减小两级运算放大器输入失调电压的电路结构，包括交换控制电路、第一级差分放大电路、第二级共源放大电路以及补偿网络；交换控制电路的输出端与第一级差分放大电路的输入端连接，第一级差分放大电路的输出端与第二级共源放大电路的输入端连接，第二级共源放大电路的输入端与输出端之间还连接有补偿网络。其有益效果是，采用MOS开关管控制交换运放正负输入端信号和输出端信号来减小运放的失调，由于电路中只增加了MOS开关管，它们只需要很小的面积，极低的功耗，该电路在降低运算放大器输入失调电压的同时，不影响运放的增益，相位裕量，电源电压抑制比，共模输入范围等性能指标，可应用于主流CMOS电路系统中。
文档编号H03F3/45GK102130659SQ201110009728
公开日2011年7月20日 申请日期2011年1月20日 优先权日2011年1月20日
发明者杨媛, 杨晓菲 申请人:西安理工大学