专利名称：高频开关电路的制作方法
技术领域：
本发明涉及一种高频开关电路，并且更加具体地，涉及一种具有场效应晶体管的高频开关电路。
背景技术：
已知多端口高频开关电路，用于切换在诸如用于移动通信(GSM)或者通用移动通讯系统(UMTS)的多模式/多频带无线通信设备的多端口端子与天线端子之间的连接。要求这样的高频开关电路即使当提供大信号时也具有低插入损耗并且保持输出信号的线性。 通常，作为满足这些性能要求的高频开关电路，已经使用了具有通过使用GaAs形成的场效应晶体管(在下文中，FET)的高频开关电路。同时，近年来，已经提出通过使用Si形成的金属氧化物半导体场效应晶体管(在下文中，M0SFET)(参考日本未经审查的专利申请公开No. 2009-194891)。通过绝缘体上硅 (SOI)技术的引入，MOSFET的使用很大地减少了器件的寄生电容并且改进了开关的插入损耗性质。在此方法中，多个MOSFET被串联并且多级连接，从而防止当提供大信号时的故障并且提高耐受电压。然而，其中多个MOSFET被串联并且多级连接的构造产生二次谐波和三次谐波。图9是单刀双掷(SPDT)开关的电路图。注意的是，为多端口切换设计实际多端口高频开关电路，诸如单刀4掷(SP4T)和SP10T。然而，描述SPDT开关以简化本说明书中的解释。在图9中所示的SPDT开关中，多个FET(T111至T114)被串联地连接在天线端子(ANT 端子)和端口 1端子之间。此外，多个FET(T121至T124)被串联地连接在ANT端子和端口 2端子之间。连接在ANT端子和端口 1端子之间的FET(T111至T114)的栅极经由电阻器元件相互连接并且被提供有公共控制信号131。类似地，连接在ANT端子和端口 2端子之间的 FET(T121至T124)的栅极经由电阻器元件相互连接并且被提供有公共控制信号132。通常，选择器开关选择多个端口中的一个的导通。因此，例如，当连接在ANT端子和端口 1端子之间的FET(T111至T114)变成导通状态时，连接在ANT端子和端口 2端子之间的FET(T121至T124)变成截止状态。另一方面，当连接在ANT端子和端口 2端子之间的FET(T121至T124)变成导通状态时，连接在ANT端子和端口 1端子之间的FET (Till至 T114)变成截止状态。
图10是示出用于这样的开关的FET的结构的横截面图(参考日本未经审查的专利申请公开No. 2009-194891)。通过使用SOI技术形成图10中所示的FET。图10中所示的FET包括Si基板112、形成在Si基板112上的掩埋的氧化物膜层113、形成在掩埋的氧化物膜层113上的体区域(S0I层)116、源极区121、漏极区122、形成在体区域116上的栅极氧化物膜115、以及形成在栅极氧化物膜115上的栅电极123。通过元件隔离层114来分离FET。通常，高频开关电路被设计为相对于输入和输出对称。因此，图10中所示的FET具有其中源极区121和漏极区122相对于栅电极123和体区域116的中心对称的结构。在高频开关电路中，如图10中所示，FET通常被构造为具有大的栅极宽度以减少导通的端口的导通电阻。因此，广泛地使用其中如图11中所示地布置栅电极123、漏极区 122、以及源极区121的多指型FET。图11中所示的多指型FET通过并行地连接多个单元器件来形成FET。另外，日本未经审查的专利申请公开No. 2007-073815公开了能够改进失真特性的半导体器件。在此文献中公开的半导体器件被用于高频开关电路，其中经由另一电极输入或者输出经由多栅极FET中的源电极或者漏电极的高频信号，并且通过被连接到多栅电极的控制端子的电势来控制高频信号的通过或者阻止。在此技术中，离源电极最近的第一栅极中的源极侧斜顶(pent roof)的长度和离漏电极最近的第三栅极中的漏极侧斜顶的长度比栅电极中的另一斜顶的长度长并且它们组成额外的电容。另外，日本未经审查的专利申请公开No. 2008-263523公开一种技术，其中减少了经由高频开关传输的高频信号的二次谐波失真。在本文献中公开的高频开关电路中，组成接收侧传输电路的FET组成为奇数编号的级的串行结构。每个FET级由其中源电极和漏电极的位置交换的MOSFET的平行体构成，并且与组成一行MOSFET的接收侧传输电路的情况相比较，MOSFET中的每一个的栅极宽度减少到一半。另外，日本未经审查的专利申请公开No. 2008-181911公开一种半导体器件，其中当导通半导体器件时确保了线性，并且当截止半导体器件时抑制了遮断特性的劣化。在此文献中公开的半导体器件具有多个端子和连接在多个端子之间的具有多个FET的开关。连接到多个FET的多个端子中的至少一个的第一 FET的栅极宽度比连接到多个FET的第一 FET的后级的第二 FET的栅极宽度大。在垂直于第一 FET的栅极宽度的方向上的第一 FET 的漏电极和源电极的长度之和比在垂直于第二 FET的栅极宽度的方向上的第二 FET的源电极和漏电极的长度之和小。
发明内容
在图9中所示的SPDT开关中，例如，当被连接在ANT端子和端口 1端子之间的 FET(T111至T114)变成导通状态时，被连接在ANT端子和端口 2端子之间的FET (T121至 T124)变成截止状态。在这样的情况下，由于处于截止状态的FET(T121至T124)使得在ANT 端子和端口 2端子之间产生寄生电容。本发明人已经发现在高频开关电路中产生二次谐波失真的问题。在被连接在ANT端子和端口 1端子之间的FET(T111至T114)处于截止状态并且被连接在ANT端子和端口 2端子之间的FET(T121至T124)处于导通状态的情况下，此问题类似地出现。在下文中，详细地描述本发明要解决的问题。图12是当处于截止状态的FET (T121 至T124)被连接在ANT端子和端口 2端子之间的等效电路图。在这样的情况下，端口 2经由功率放大器的输入/输出电路连接至接地(GND)。在这里，功率放大器的输入/输出电路的阻抗低于处于截止状态并且连接在ANT端子和端口 2端子之间的FET (T121至T124)的寄生电容。因此，假定端口 2直接地接地。此外，图12示出图9中所示的FET(T121)的等效电路图，同时多级连接的FET(T122至T124)具有与FET(T121)相同的构造。通常，被用于开关的FET的漏极区和源极区被布置为相对于栅电极和体区域的中心对称。因此，如图12中所示，漏极D121和栅极G121之间的重叠电容Cgdl21等于源极S121 和栅极G121之间的重叠电容Cgsl21。此外，漏极D121和体区B121之间的结电容Cdbl21 等于源极S121和体区B121之间的结电容Csbl21。为此，只要考虑这四个寄生电容，当栅极电阻Rgl21和体区电阻Rbl21足够高时， 如图13中所示，漏-源电容Cds被表达为关于漏-源电压Vds的偶函数。当漏-源电容 Cds被表达为关于漏-源电压Vds的函数时，函数被表达如下。Cds = a0+a2Vds2+a4Vds4+ …公式 1这时，漏-源电压Vds与处于截止状态的FET的漏-源电流I之间的关系被表达如下。
权利要求
1.一种高频开关电路，包括第一开关，所述第一开关连接在公共端子和第一端子之间；和第二开关，所述第二开关连接在所述公共端子和第二端子之间，其中所述第一和第二开关中的每一个包括串联连接的多个场效应晶体管并且每一个场效应晶体管具有体区、源极、漏极、以及栅极，补偿当所述第一开关处于截止状态时产生的寄生电容的补偿电容形成在所述第一开关的所述多个场效应晶体管中的至少一个中的漏极和体区之间或者源极和体区之间，以及补偿当所述第二开关处于截止状态时产生的寄生电容的补偿电容形成在所述第二开关的所述多个场效应晶体管中的至少一个中的漏极和体区之间或者源极和体区之间。
2.根据权利要求1所述的高频开关电路，其中所述场效应晶体管的单位器件是多指型场效应晶体管，所述多指型场效应晶体管包括多个体区域；多个源和漏电极，其中所述多个源和漏电极被布置在所述多个体区域的两侧上；多个栅绝缘体，所述多个栅绝缘体分别被布置在所述多个体区域上；以及多个栅电极，所述多个栅电极分别被布置在所述多个栅绝缘体上。
3.根据权利要求2所述的高频开关电路，其中通过增加所述体区域和所述漏电极之间的接触面积或者通过增加所述体区域和所述源电极之间的接触面积来形成所述补偿电容。
4.根据权利要求2所述的高频开关电路，其中在所述多指型场效应晶体管中的至少一个中通过形成具有形成在两侧上的漏电极的体区域或者通过形成具有形成在的两侧上的源电极的体区域来形成所述补偿电容。
5.根据权利要求1所述的高频开关电路，其中所述场效应晶体管形成在掩埋的氧化物膜上。
6.根据权利要求2所述的高频开关电路，其中所述场效应晶体管形成在掩埋的氧化物膜上，所述体区域被布置在所述掩埋的氧化物膜和所述漏电极之间以及所述掩埋的氧化物膜和所述源电极之间，并且在所述多指型场效应晶体管中，通过将所述漏电极的宽度设置为宽于所述源电极的宽度或者通过使所述源电极的宽度宽于所述漏电极的宽度来形成所述补偿电容。
7.根据权利要求1所述的高频开关电路，其中，通过补偿当所述场效应晶体管处于截止状态时在所述体区和接地之间产生的寄生电容，所述补偿电容减少当漏-源电容被表达为关于漏-源电压的函数时产生的奇函数分量。
8.根据权利要求1所述的高频开关电路，其中所述补偿电容形成在所述第一和第二开关的场效应晶体管的每一个中。
9.根据权利要求1所述的高频开关电路，其中所述高频开关电路切换被连接在N个输入端子和M个输出端子之间的开关当中的任何开关的导通状态和截止状态，其中N是整数， M是整数。
全文摘要
本发明提供一种高频开关电路。根据本发明的高频开关电路至少包括被连接在公共端子和第一端子之间的第一开关，和被连接在公共端子和第二端子之间的第二开关。第一和第二开关中的每一个包括串联连接的多个场效应晶体管并且每个场效应晶体管具有体区、源极、漏极、以及栅极。补偿当第一开关处于截止状态时产生的寄生电容的补偿电容形成在第一开关的FET中的漏极和体区之间或者源极和体区之间。补偿当第二开关处于截止状态时产生的寄生电容的补偿电容形成在第二开关的FET中的漏极和体区之间或者源极和体区之间。
文档编号H03K17/16GK102291108SQ20111009698
公开日2011年12月21日 申请日期2011年4月15日 优先权日2010年4月19日
发明者冈下友则, 木下友太 申请人:瑞萨电子株式会社