专利名称：用于调整集成电路性能的设备和方法
技术领域：
本发明的构思一般涉及调整集成电路(IC)的性能，此处的集成电路包括可编程逻辑器件(PLD)。
背景技术：
PLD是普遍存在的既能给设计者又能给终端用户提供灵活性的电子器件。在电子电路或电子系统的设计周期中，对每个设计，设计者仅通过对PLD重新编程就可以完成大量的重复设计。因此，与其它可选方案相比，减少了设计周期的长度和费用。类似地，终端用户可能需要对包括PLD的设计的功能性进行一定的控制。用户可在现场或实时地对PLD 编程，就能改变电路或系统的运行方式。为适应日益复杂的设计，现代PLD中包含的晶体管相对较多。而且，用户对性能的要求也提高了，这就产生了较大的运行频率。因此，可编程逻辑器件的功率消耗，功率耗散， 晶片温度及因此的功率密度(在各种电路或各种块中的功率耗散)也在增大。然而，功率密度的增大可能会使PLD的设计和实现变得不实际或更容易失败。所以需要以可调整的功率消耗和可调整的性能为特征的PLD。更进一步讲，还需要直接对普通集成电路内的晶体管的性能(泄漏，速度和功率耗散)进行控制。
发明内容
本发明公开的新构思涉及用于调整PLD性能的设备和方法，例如在速度和功率耗散之间做出权衡。本发明的构思的一方面涉及用于调整PLD的性能的设备。在一个实施例中，配置成实现用户电路的PLD包括延迟电路和体偏置发生器。延迟电路具有一个延迟，它表示在PLD中实现的用户电路的延迟。用户电路包括至少一个晶体管。响应从延迟电路的传播延迟中得到的延迟量，体偏置发生器对用户电路中晶体管的体偏置进行调整。在另一个实施例中，PLD包括参考晶体管，电流测量电路和体偏置发生器。参考晶体管提供关于PLD内的电路的电流。电流测量电路测量由参考晶体管提供的电流，并将测量的电流信号提供给体偏置发生器。体偏置发生器从测量的电流信号中得到至少一个体偏置信号，并将此体偏置信号(可为多于一个)提供给PLD中的电路。在又一个实施例中，PLD包括多个用户电路和多于一个体偏置发生器。每个用户电路都在PLD中实现。多个体偏置发生器中至少一个体偏置发生器被配置成可选择性地调整用户电路中至少一个用户电路的晶体管的体偏置。本发明的构思的另一方面涉及调整PLD的性能和使用PLD实现用户电路的方法。 在一个实施例中，使用PLD实现电子电路的方法包括将电子电路映射成PLD内的功能资源以生成一个设计；及从表示生成的设计中的至少一部分内的信号传播延迟的延迟得到体偏置值。所述方法进一步包括将生成的设计中的一部分的至少一个晶体管的体偏置电平编程为体偏置值。在另一实施例中，调整包含在PLD内的电路的晶体管的泄漏电平的方法包括获得表示晶体管的漏电流的电流；和从获得的电流中得到体偏置电平。该方法进一步包括将晶体管的体偏置调整为得到的体偏置电平。在又一实施例中，在PLD内的至少一个电路区中实现用户电路的方法包括选择电路区中的至少一个晶体管的体偏置电平；和生成PLD内该电路区的初始布置。如果目前的体偏置电平和布置不能满足规定的性能标准，则该方法将进一步包括将施加到电路区中的晶体管的体偏置电平改变成另一电平至少一次。
附图的简要描述附图仅对本发明的示例性实施例进行了图解说明，因此不应被认为是限制本发明的范围。本领域普通技术人员从本发明的描述中将理解所公开的发明构思会使他们想到其它等同的有效的实施例。在附图中，多于一个附图中使用的同样的数字指示符表示相同的， 相似的，或等同的功能性，部件或块。
图1显示根据本发明的图解实施例的PLD的一般方框图。图2图解说明了用在本发明的示例性实施例中的MOS晶体管。图3描述了根据本发明的示例性实施例中的PLD的平面布置图。图4显示根据本发明的示例性实施例的PLD中的可编程逻辑的结构图。图5图解说明了用在根据本发明的示例性实施例的加入了体偏置调整的PLD中的多路复用器。图6A描述了根据本发明的示例性实施例的PLD计算机辅助设计(CAD)软件的各种软件模块。图6B图解说明了根据本发明的示例性实施例的PLD CAD软件的流程图。图7显示了根据本发明的示例性实施例的调整体偏置的过程的流程图。图8图解说明了根据本发明的示例性实施例的PLD内用来对期望的PLD电路或块的体偏置电平进行调整，编程或设置的电路的结构图。图9描述了根据本发明的示例性实施例用于可选择地关断电路或减少或一般控制PLD内电路的功率消耗的电路的结构图。图10显示根据本发明的示例性实施例用来响应外部源来调整PLD内的体偏置电平的电路布置图。图11图解说明了根据本发明的示例性实施例的用于调节PLD内的体偏置电平的电路布置。图12描述了对用在本发明的示例性实施例的PLD的体偏置电平进行调整，编程， 或设置的过程或技术的流程图。
图13显示考虑了温度水平，用来对体偏置电平进行调整，编程，或设置的过程或技术的流程图。图14图解说明了考虑了 PLD运行的环境特征，用来对体偏置电平进行调整，编程， 或设置的过程或技术的流程图。图15描述了考虑了 PLD运行的温度水平和环境特征，用来对体偏置电平进行调整，编程，或设置的过程或技术的流程图。图16显示根据用户电路的运行延迟的延迟表示来调整用户电路的晶体管的体偏置的电路布置图。图17图解说明了根据本发明的说明性实施例的体偏置控制器的结构图。图18描述了根据本发明的示例性实施例的参考信号发生器的电路布置。图19显示根据本发明的示例性实施例的相位比较器的电路布置图。图20图解说明了根据本发明的示例性实施例的相位比较器的另一电路布置。图21描述了根据本发明的用在说明性实施例中的可配置的延迟电路。图22显示根据本发明的示例性实施例的用于可配置的延迟电路的电路布置图。图23图解说明了根据本发明的说明性实施例的布线延迟元件的电路布置。图M描述了根据本发明的示例性实施例的逻辑延迟元件的电路布置。图25显示根据本发明的示例性实施例的泄漏锁定环的结构图。图沈图解说明了根据本发明的另一示例性实施例的泄漏锁定环的结构图。图27描述了根据本发明的示例性实施例的泄漏测量电路。图28显示根据本发明的示例性实施例的参考值和比较器电路。图四图解说明了根据本发明的另一示例性实施例的参考值和比较器电路。图30描述了根据本发明的示例性实施例用于给集成电路IC提供多个体偏置电路的电路布置。
详细描述本发明的构思设计了以可调功率和可调性能为特征的PLD的设备和相关方法。本发明的构思有助于克服传统PLD会遇到的功率密度水平过大的问题。而且，可以对根据本发明的PLD的期望的一部分或全部性能水平进行调整(即，从个别晶体管一直到整个PLD 电路的粒状基础上)。见如下的详细描述，更具体地讲，本发明的构思设计了对PLD中的个别晶体管或晶体管组的体偏置或电位阱(well)偏置进行的设置，编程或调整。对体偏置进行的调整改变了晶体管的功率消耗及性能。本发明的构思相对传统的实现方法具有以下优点。首先，本发明的构思可以在性能和功率消耗之间做出权衡，或能优化性能-功率消耗之间的权衡。其次，可以选择性对 PLD的关键电路路径或部分PLD的体偏置电平进行设置，编程或调整，以期增强其性能。相反地，也可以选择性地对PLD的非关键电路路径或部分PLD的体偏置电平进行设置，编程或调整，从而减少其功率消耗，并降低其功率密度。此外，可以关闭或禁用PLD内的没有使用的部分或电路，这样减少它们的功率消耗，并降低它们的功率密度。也可以利用本发明的构思来阻止热耗散(或减少热耗散的可能性)。更具体地讲，在传统的PLD中，运行在相对较高速度的电路势必要消耗更多的功率，导致PLD的温度升高。功率消耗的增加会使那些电路消耗更多的功率。这种正反馈的机制可能使功率密度增大到不安全或破坏性水平。图1所示为根据本发明的示例性实施例的PLD 103的一般的结构图。PLD 103包括配置电路130，配置内存133，控制电路136，可编程逻辑106，可编程互联109，及输入/输出电路112。此外，如果需要，PLD 103还可以包括测试/调试电路115，一个或多于一个处理器118，一个或多于一个通信电路121，一个或多于一个内存124，一个或多于一个控制器 127。注意图1显示PLD 103的简化的结构图。因此，PLD 103还可以包括其它块或电路，其能为本领域普通技术人员所理解。这种电路的例子包括时钟发生和分布电路，冗余电路，及类似电路。而且，如果需要，PLD 103可以包括模拟电路，其它数字电路，和/或混合模式电路。可编程逻辑106包括可配置或可编程逻辑电路块，诸如查询表(LUT)，乘积项逻辑，多路复用器，逻辑门，寄存器，内存，和类似电路块。可编程互连109耦连到可编程逻辑 106，并在可编程逻辑106内的各块和PLD 103之内或之外的其它电路之间提供可配置互联 (耦连机构)。控制电路136对PLD 103内的各种运行进行控制。在控制电路136的管理下，PLD 配置电路130使用配置数据(从诸如存储器设备，主机等的外部源获得)来对PLD 103的功能性进行编程或配置。通过对可编程逻辑106和可编程互联109进行编程，配置数据确定了 PLD103的功能性，如本领域普通技术人员受益于本发明的描述所理解的。I/O电路112可由多种I/O设备或电路组成，如本领域普通技术人员受益于本发明的描述所理解的。I/O电路112可以耦连到PLD 103的各个部分，例如，可耦连到可编程逻辑106和可编程互联109。I/O电路112为PLD 103内的各个块提供了与外部电路或外部设备进行通信的机构和电路。测试/调试电路115用于PLD 103内的各个块和各个电路的测试和故障查找。测试/调试电路115可包括本领域普通技术人员在参考本发明的描述之后能知道的各种块或电路。例如，如果需要，测试/调试电路115可包括PLD 103上电或重置之后执行测试的电路。如果需要，测试/调试电路115还可以包括编码和奇偶校验电路。如上所述，PLD 103可包括一个或多于一个处理器118。处理器118可耦连到PLD 103内的其它块和其它电路。处理器118可从PLD103内部或外部接收数据和信息，并能以许多种方式处理信息，如本领域普通技术人员受益于本发明的描述所理解的。一个或多于一个处理器118可由数字信号处理器(DSP)组成。如果需要，DSP可执行许多诸如压缩，解压缩，音频处理，视频处理，滤波，和类似处理的信号处理任务。PLD 103还可以包括一个或多于一个通信电路121。通信电路121可以用于PLD 103内的各个电路和PLD 103的外部各电路之间的数据和信息交换，如本领域普通技术人员受益于本发明的描述所理解的。举例来说，如果需要，通信电路121可提供各种协议功能 (例如，传输控制协议/互联网协议(TCP/IP)，用户数据报协议(UDP)等)。举另外一个例子，如果需要，通信电路121可以包括网络(诸如，以太网，令牌网等等)或总线接口电路。PLD 103可进一步包括一个或多于一个内存IM及一个或多于一个控制器127。 内存IM可以存储PLD 103内的各种数据和各种信息(诸如，用户数据，中间结果，计算结果，等等)。如果需要，内存1 可以具有粒状或块形式。控制器127可以与PLD之外的电路的运行和各个功能进行接口连接，并对其进行控制。例如，如果需要，控制器127可由与外部同步的动态随机存储器(SDRAM)接口并对其进行控制的内存控制器组成。PLD 103内的电路块包括许多晶体管。更具体地讲，如果需要，晶体管由金属氧化物半导体(MOS)晶体管组成，诸如由N型MOS (NMOS)，P型MOS (PMOS)，互补型MOS (CMOS)，或部分耗尽绝缘膜上硅(SOI)MOS晶体管(或这些类型晶体管的组合)组成。图2显示用在本发明的示例性实施例中的MOS晶体管。MOS晶体管包括体(或衬底)区203，源区206，漏区209，栅极绝缘子215，和栅极212。运行在饱和区的MOS晶体管的漏电流取决于晶体管的阈值电压和栅-源电压。
这里
iD =总的漏电流(即，包括交流分量和直流分量)， K=常数，
Vgs =总的栅-源电压(即，包括交流分量和直流分量)，和 Vt =阈值电压。阈值电压，Vt，由许多因素决定，诸如晶体管的源区206和体区203之间的电压。以下等式将阈值电压表示成体-源电压的函数。
权利要求
1.一种利用可编程逻辑器件PLD来实现电子电路的方法，所述方法包括 把所述电子电路映射成所述PLD内的功能资源以生成一个设计；从表示所述生成的设计中的至少一部分中的信号传播延迟的延迟得到体偏置值；和把所述生成的设计中的所述至少一部分的至少一个晶体管的体偏置电平编程为所述体偏置值。
2.根据权利要求1所述的方法，其中把所述电子电路映射成所述PLD内的功能资源进一步包括把所述电子电路的至少一部分映射到所述PLD内的可编程逻辑资源。
3.根据权利要求1所述的方法，其中从表示所述生成的设计中的至少一部分的信号传播延迟的延迟得到体偏置值进一步包括把所述延迟和已知的时间周期进行比较。
4.根据权利要求3所述的方法，其中所述延迟是可调的。
5.根据权利要求1所述的方法，其中所述延迟由在所述PLD内实现的逻辑电路产生。
6.一种对可编程逻辑器件PLD内实现的电路中的晶体管的泄漏电平进行调整的方法， 所述方法包括获得表示所述晶体管的漏电流的电流；从所获得的电流中得到体偏置电平；把所述晶体管的体偏置调整为所得到的体偏置电平；和获得表示所述晶体管的漏电流的电流进一步包括测量所述电路中的漏电流。
7.根据权利要求6所述的方法，其中从所述获得的电流中得到体偏置电平进一步包括将所述获得的电流和至少一个泄漏参考值进行比较以生成至少一个误差信号。
8.根据权利要求7所述的方法，其中从所述获得的电流中得到体偏置电平进一步包括从所述至少一个误差信号中得到所述体偏置电平。
9.根据权利要求8所述的方法，其中从所述获得的电流中得到体偏置电平进一步包括对所述至少一个误差信号进行滤波以生成一个被滤波的信号；和从所述被滤波的信号中得到所述体偏置电平。
10.根据权利要求7所述的方法，其中将所述获得的电流与至少一个泄漏参考值进行比较进一步包括将所述获得的电流与第一和第二泄漏参考值进行比较，其中所述第一和第二泄漏参考值限定了所述晶体管的漏电流的范围。
11.一种配置可编程逻辑器件PLD来实现电子电路的方法，所述方法包括 将所述电子电路映射到所述PLD内的功能资源，以生成由所述PLD实现的设计； 识别由所述PLD实现的所述设计中的至少一个关键电路路径；和对所述至少一个关键电路路径中的至少一个晶体管的体偏置电平进行编程。
12.根据权利要求11所述的方法，其中对所述至少一个晶体管的体偏置电平的编程进一步包括对所述PLD的配置内存进行编程。
13.根据权利要求12所述的方法，其中对所述至少一个晶体管的体偏置电平的编程进一步包括根据所述配置内存里编程的值调整所述至少一个晶体管的源极和体之间的电压。
14.根据权利要求11所述的方法，进一步包括使所述PLD内没有使用的功能资源无效。
15.根据权利要求11所述的方法，进一步包括控制所述PLD内的第一电路的功率耗散。
16.根据权利要求11所述的方法，其中对至少一个晶体管的体偏置电平进行编程进一步包括设置所述体偏置电平，以避免所述至少一个晶体管中的热耗散。
17.根据权利要求11所述的方法，其中对至少一个晶体管的体偏置电平进行编程进一步包括设置所述体偏置电平，以在所述至少一个晶体管的性能和功率消耗之间做出权衡。
18.根据权利要求17所述的方法，其中设置所述体偏置电平以在所述至少一个晶体管的性能和功率消耗之间做出权衡进一步包括优化所述至少一个晶体管的所述性能和功率消耗之间的权衡。
19.一种操作可编程逻辑器件PLD的方法，所述方法包括 将所述PLD内的至少一个晶体管的体偏置电平设置成第一电平； 获得所述PLD的性能度量；确定所述PLD的性能度量是否满足标准；和根据所述PLD的所述性能度量是否满足所述标准来调整所述至少一个晶体管的所述体偏置电平。
20.根据权利要求19所述的方法，其中确定所述PLD的性能度量是否满足一个标准进一步包括得到所述性能度量。
21.根据权利要求20所述的方法，其中调整所述至少一个晶体管的所述体偏置电平进一步包括如果所述PLD的所述性能度量满足所述标准，则保持所述至少一个晶体管的所述体偏置电平不变；和如果所述PLD的所述性能度量不满足所述标准，则把所述至少一个晶体管的所述体偏置电平改变到另一电平。
22.根据权利要求21所述的方法，其中所述性能度量包括所述至少一个晶体管的整体运行速度。
23.根据权利要求21所述的方法，其中所述性能度量包括所述至少一个晶体管的功率消耗。
24.根据权利要求21所述的方法，其中所述性能度量包括所述PLD的自检或自测试结^ ο
25.根据权利要求23所述的方法，进一步包括使所述PLD内的没有使用的电路无效。
26.根据权利要求23所述的方法，进一步包括控制所述PLD内的控制电路的功率耗散。
全文摘要
用于调整集成电路性能的设备和方法。本发明提供利用可编程逻辑器件PLD来实现电子电路的方法，所述方法包括把所述电子电路映射成所述PLD内的功能资源以生成一个设计；从表示所述生成的设计中的至少一部分中的信号传播延迟的延迟得到体偏置值；和把所述生成的设计中的所述至少一部分的至少一个晶体管的体偏置电平编程为所述体偏置值。
文档编号H03K5/13GK102361449SQ20111016682
公开日2012年2月22日 申请日期2005年5月18日 优先权日2004年5月19日
发明者B·彼得森, D·刘易斯, I·拉希姆, P·麦克尔赫尼, V·贝茨, Y-J·W·刘 申请人:阿尔特拉公司