专利名称：一种基于阻变器件的加法器电路的制作方法
技术领域：
本发明涉及半导体集成电路技术领域，特别涉及一种基于阻变器件的加法器电路。
背景技术：
随着近两年来新型阻变材料研究获得的进展，阻变器件开始日益受到人们的重视，阻变材料是一种可以根据外加偏压实现电阻态改变的材料，而阻变器件就是利用阻变材料的电阻态可变这种特性进行数字信号处理的电子器件。阻变器件的状态转换可以分为set和reset两个过程，set是通过外加偏压使得器件由高阻态变为低阻态，而reset则相反，通过施加偏压使得器件由低阻态返回高阻态。 阻变器件可以分为单极器件和双极器件两种，对双极器件而言，可以正向(反向)电压set， 反向(正向)电压reset ；对单极器件而言set和reset电压极性相同。目前，阻变器件主要的应用是阻变存储器，这是利用阻变材料电阻值的变化进行数据存储的一项新技术，其通过电阻态的变化来表示不同的数值实现数据存储。阻变存储器具有功耗小、工作电压低、读写速度快、存储密度高等优点，已成为取代传统Flash非易失性存储器的优选方案之一，甚至有望成为下一代通用存储器以取代现有的各类存储器。现阶段，已经制备出了具有多个电阻态的阻变器件，如W03，这也使得多值存储成为可能，因而有望进一步提高阻变存储器的存储密度。同时，阻变器件涉及的材料非常广泛，几乎在各类材料中都发现了阻变现象，阻变器件的前景被广泛看好。但是目前基于阻变器件的应用仅限于阻变存储器一个领域，在半导体集成电路的其他各个领域中还不存在基于阻变器件的有效应用，阻变器件在整个信息产业中的潜力未得到充分的挖掘。
发明内容
(一)要解决的技术问题本发明的目的是提供一种新型的基于阻变器件的加法器电路，利用具有多个阻态的阻变器件来构建加法器电路，将阻变器件结构简单、易集成、非挥发性存储的优势应用到加法器电路中，发挥了阻变器件能够同时存储和运算的潜力，获得了性能良好的加法器并拓展了阻变器件的应用领域。( 二 )技术方案为实现上述目的，本发明采用如下技术方案一种基于阻变器件的加法器，所述加法器包括 由阻变器件、阻态控制电路及进位信号电路构成的所述加法器的每一位；其中，所述阻态控制电路包括二选一多路选择器、第一传输门、第二传输门，根据加法操作来改变所述阻变器件的阻态；所述进位信号电路包括第三 第六传输门、分压电阻R和比较器，根据所述分压电阻R的分压结果产生或不产生进位信号，若产生进位信号则会在下一次加法操作过程中将进位信号传递给高位。优选地，所述第一 第六传输门为MOS管，在外加控制信号的作用下控制所述阻变器件阻态的改变、阻态读取过程的相互独立以及控制进位信号向高位传递。优选地，所述第三传输门及第四传输门与其他传输门相比，在相同的所述外加控制信号的作用下导通或关断的效果相反。优选地，所述第一传输门及所述第三传输门的漏极与所述阻变器件的顶电极连接，所述第三传输门的源极接电压源V，所述第一传输门的源极接所述二选一多路选择器的输出，所述第二传输门的漏极及第四传输门的源极与所述阻变器件的底电极连接，所述第二传输门的源极接地，所述第四传输门的漏极接所述比较器的第一输入端，所述比较器的第二输入端接参考电压Vref，所述比较器的输出端接所述二选一多路选择器的选通信号控制端及第六传输门，所述第五传输门的源漏极接在所述比较器的第一输入端与输出端之间，所述阻变器件的底电极还同时连接分压电阻R，所述二选一多路选择器的两输入端分别接正、负电压源。优选地，所述阻变器件采用金属氧化物阻变存储器或者采用固体电解质阻变存储
ο优选地，所述金属氧化物阻变存储器为TiN/Hf02/Pt或TiN/&0/Pt的器件结构； 所述固体电解质阻变存储器为Ag/Si02/Pt或Cu/Si02/Pt的器件结构。优选地，所述阻变器件具有四个以上电阻态。优选地，通过下述改动实现减法电路的集成在所述比较器两输入端和两比较信号之间增加一对可控双向开关，通过控制信号 S控制比较信号和输入端的连接关系；采用四个电压源并针对此四个电压源将原有的二选一多路选择器用四选一多路选择器替换，其控制端由所述控制信号S选通；采用两个参考电压，在第一参考电压Vrefl和第二参考电压Vref2接入所述可控双向开关前增加一个二选一多路选择器，在所述控制信号S下选择第一参考电压Vrefl或第二参考电压Vref2。(三)有益效果本发明的方案中，利用阻变器件构建了加法器电路，可以减少由进位信号产生的额外电路，减少电路实现面积和延时，降低电路成本，并使得加法器具有非挥发性存储的能力；同时拓展了阻变器件的应用领域。
图1为本发明中基于阻变器件的加法器的最低位的电路结构图；图2为本发明中基于阻变器件的加法器的高位电路结构图；图3为本发明中阻变器件的顶电极与底电极示意图；图4为本发明中集成减法电路时比较器输入端的电路结构图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明提出了一种基于阻变器件的加法器电路，其主要利用了多阻态阻变器件。 该加法器每一位的电路结构如图1所示，通过该电路形式的扩展可以实现多级加法器，该加法器属于串行加法器，同传统的串行加法器电路相比，大大减少由进位造成的延时，原因在于多值存储减少了进位信号，同时该电路的进位信号是提前产生的时便产生了进位信号，只是进位信号没有传递)，这样再加1时，进位信号可以直接传递，不需要产生。本发明的加法器中，若实现多级加法器，各个位的结构相同只是进位产生的栅信号存在区别， 具体地，加法器各部分功能和工作原理表述如下本发明中加法器电路的每一位由阻变器件107、阻态控制电路及进位信号电路组成，其中，阻态控制电路包括二选一多路选择器100、第一传输门101、第二传输门103 ；进位信号电路包括第三 第六传输门102、104、105、106、分压电阻R和比较器108。所述加法器工作时，阻态控制电路会根据加法操作来改变阻变器件的阻态，进位信号电路则会根据电阻R分压结果产生或不产生进位信号，若产生进位信号则会在下一次加操作过程中将进位信号传递给高位。具体地，二选一多路选择器100，用来选通正电压源或负电压源(电压源电压视具体器件而定)；各传输门用来实现器件状态改变和器件状态读取过程的相互独立以及控制进位信号向高位的传递具体到图1中，当栅信号A为高电平时，第一、二、五、六传输门 101、103、105、106的NMOS导通，完成阻变器件阻态的改变和进位信号的向高位传递；当A 为低电平时，第三、四传输门102、104的PMOS导通，比较器108根据输入信号决定是否产生进位信号。阻变器件107 (顶电极TE和底电极BE如图3所示)，阻变时顶电极接外加电压源，底电极接地；比较器108，一端接R分压结果，一端接参考电压，用来产生进位信号及多路选择器的选通信号，执行加法操作中，CO’为低电平时选通正电压源、为高电平时选通负电压源。A为外加控制信号，用来控制器件偏压的持续时间。在本发明中，电路中阻变器件可以采用TiN/Hf02/Pt、TiN/ZrO/Pt等金属氧化物阻变存储器或者采用Ag/Si02/Pt、Cu/Si02/Pt等固体电解质阻变存储器的器件结构，所用阻变器件具有四个及以上电阻态。以具有四个电阻态的TiN/Hf02/Pt器件结构为例，其四个电阻态分别为102、103、104、105Ω (视具体器件结构以及工艺条件而定)。电压源V设为 1. 5V(可根据实际情况设定)，分压电阻R阻值设定为IO2 Ω，参考电压按以下要求设置设器件为最低阻态时R分得的电压为V0，次低阻态时R分得的电压为VI，那么有参考电压Vl < Vref < V0，这里设Vref为0. 5V。正电压源为4. 5V，负电压源为2V，通过施加4. 5V/20ns 的正向电压可以实现阻变器件阻态由高阻向相邻低阻的转变，通过施加2V/20ns的负电压可以实现器件由最低阻态返回最高阻态。此外，由于阻变器件具有非挥发的特性，运算后的数据即使在断电后也将保存在加法器中，因此该加法器电路同时具有加法运算和数据存储的特性。下面，再结合图1，以最低位电路为例来说明电路的工作过程，四个阻态由高到低分别表示0、1、2、3，对第一级电路而言，当需要执行+1的时候多路选择器选择正向电压源 (阻变器件始态不为幻，外界控制栅极信号A跳变至高电平，此时传输门101、103、105、106 导通，102、104截止，外加偏压(+4. 5V)施加到阻变器件上，20ns后信号A返回低电平，传输门101、103、105、106截止，此时阻变器件阻态降低一级，传输门102、104导通，阻变器件和电阻R分压，分压结果经比较器跟参考电压相比较以产生进位信号。当器件始态为高阻态和次高阻态时即0或1时，经过一次加操作后电阻R分压小于参考电压，比较器输出结果为低电平，CO’ = 0，CO’为多路选择器的选通信号，当其为0时多路选择器选择正电压源，当其为1时，多路选择器选择负电压源；同时，⑶’为0时也代表无进位信号产生，在CO’和比较器的分压输入端之间加入一个传输门，形成反馈，目的是在A为高电平即无分压信号输入时保持CO’的稳定；在阻变器件始态为2时，经过加1操作后，器件变为最低阻态，即3，此时由于分压VR(0.75V) > Vref(0.5V)，比较器输出高电平CO’ = 1，但由于此时栅信号A为低，CO’的值并不能向下传递，但是此时CO’控制多路选择器选择负电压源，当再次加1(此时阻变器件始态为3)的时候，A跳变至高电平，传输门101、103、105、106打开，102、104截止，负电压OV，持续时间20ns)使得器件返回高阻态，同时CO’的信号传递给C0，即发生了进位，同时完成了阻变器件的清零。对于高位电路，如图2所示，结构和工作原理同上，不同之处在于101和103位置上的传输门的栅控制信号为A&C0，CO表示低位进位，而A则用来控制偏压持续时间(C0单独为高的时间会大于20ns)，同时102位置上的传输门栅控信号变为A或CO非，此处加入 CO信号的目的是减少PMOS不必要的导通，降低功耗。通过上述电路形式的扩展即可以实现多级加法器，扩展后电路属于串行加法器， 同传统的串行加法器电路相比，大大减少由进位造成的延时，原因在于多值存储减少了进位信号，同时该电路的进位信号是提前产生的时便产生了进位信号，只是进位信号没有传递)，这样再加1时，进位信号可以直接传递，不需要产生。另外该电路稍作改动就可以实现减法操作将R分压信号和参考电压信号对调， 参考电压也要按照加法操作中设置方法重新设置，同时选通信号Co’同选通电压源的对应关系也发生了改变，改变后选通信号为0时，选通负电压源，为1时，选通正电压源；在执行减法操作的时候，通过施加负电压使器件阻态逐渐增大，借位发生的时候，正向电压源使其返回最低阻态，同时高位减1。当然通过适当增加元件可以实现加减法电路的集成，如图4 所示，需要在比较器输入端和比较信号(分压信号和参考电压信号)之间增加一对可控双向开关400，通过外部控制信号S控制比较信号和输入端口的连接关系，此外由于加减法操作的参考电压不同，因此我们需要增加一个二选一多路选择器，选通信号即为双向开关的控制信号S，此外加减法操作器件阻态改变需要的偏压不同，因此针对四个电压源我们需要将现有的二选一多路选择器用四选一多路选择器替换，增加的控制端口为选通信号和双向开关的控制信号S。本发明提出了一种基于阻变器件的加法器电路，相对于传统多位加法器，其可以减少由进位信号产生的额外电路，减少电路实现面积和延时，降低电路成本，该加法器电路同时具有数据运算和非挥发性存储的特性；进一步拓展了阻变器件的应用领域。此外，经过简单的电路改动即可同时实现减法操作，具有极强的实用效果。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种基于阻变器件的加法器电路，其特征在于，所述加法器电路包括由阻变器件(107)、阻态控制电路及进位信号电路构成的所述加法器的每一位；其中，所述阻态控制电路包括二选一多路选择器(100)、第一传输门(101)、第二传输门(103)，根据加法操作来改变所述阻变器件(107)的阻态；所述进位信号电路包括第三 第六传输门(102、104、105、106)、分压电阻R和比较器 (108)，根据所述分压电阻R的分压结果产生或不产生进位信号，若产生进位信号则会在下一次加法操作过程中将进位信号传递给高位。
2.根据权利要求1所述的加法器电路，其特征在于，所述第一 第六传输门为MOS管， 在外加控制信号的作用下控制所述阻变器件(107)阻态的改变、阻态读取过程的相互独立以及控制进位信号向高位传递。
3.根据权利要求2所述的加法器电路，其特征在于，所述第三传输门(102)及第四传输门(104)与其他传输门相比，在相同的所述外加控制信号的作用下导通或关断的效果相反。
4.根据权利要求1所述的加法器电路，其特征在于，所述第一传输门(101)及所述第三传输门(102)的漏极与所述阻变器件(107)的顶电极连接，所述第三传输门的源极接电压源V，所述第一传输门的源极接所述二选一多路选择器(100)的输出，所述第二传输门 (103)的漏极及第四传输门(104)的源极与所述阻变器件(107)的底电极连接，所述第二传输门(103)的源极接地，所述第四传输门(104)的漏极接所述比较器(108)的第一输入端， 所述比较器(108)的第二输入端接参考电压Vref，所述比较器(108)的输出端接所述二选一多路选择器(100)的选通信号控制端及第六传输门，所述第五传输门的源漏极接在所述比较器(108)的第一输入端与输出端之间，所述阻变器件(107)的底电极还同时连接分压电阻R，所述二选一多路选择器(100)的两输入端分别接正、负电压源。
5.根据权利要求1所述的加法器电路，其特征在于，所述阻变器件(107)采用金属氧化物阻变存储器或者采用固体电解质阻变存储器。
6.根据权利要求5所述的加法器电路，其特征在于，所述金属氧化物阻变存储器为 TiN/Hf02/Pt或TiN/&0/Pt的器件结构；所述固体电解质阻变存储器为Ag/Si02/Pt或Cu/ Si02/Pt的器件结构。
7.根据权利要求1所述的加法器电路，其特征在于，所述阻变器件(107)具有四个以上电阻态。
8.根据权利要求1-7任一项所述的加法器电路，其特征在于，通过下述改动实现减法电路的集成在所述比较器(108)两输入端和两比较信号之间增加一对可控双向开关(400)，通过控制信号S控制比较信号和输入端的连接关系；采用四个电压源并针对此四个电压源将原有的二选一多路选择器用四选一多路选择器替换，其控制端由所述控制信号S选通；采用两个参考电压，在第一参考电压Vrefl和第二参考电压Vref2接入所述可控双向开关(400) 前增加一个二选一多路选择器，在所述控制信号S下选择第一参考电压Vrefl或第二参考电压Vref2。
全文摘要
本发明涉及半导体集成电路技术领域，公开了一种基于阻变器件的加法器电路。本发明利用具有多个阻态的阻变器件来构建加法器电路，减少了由进位信号产生的额外电路，减少电路实现面积和延时，降低电路成本；此外，经过简单的电路改动即可同时实现减法操作，具有极强的实用效果。本发明获得了性能良好的加法器电路并拓展了阻变器件的应用领域。
文档编号H03F3/45GK102299692SQ20111017921
公开日2011年12月28日 申请日期2011年6月29日 优先权日2011年6月29日
发明者于迪, 刘力锋, 刘晓彦, 康晋锋, 张飞飞, 陈冰, 陈沅沙, 高滨 申请人:北京大学