专利名称：运算放大器的制作方法
技术领域：
本发明涉及一种运算放大器，且特别涉及一种具有差动输入对的运算放大器。
背景技术：
请参照图1，图I绘示已知的差动放大器100的电路图。差动放大器100包括差动输入对110、尾端电流源IT以及主动负载120。差动输入对110由晶体管NI以及N2所构成，而晶体管NI以及N2的控制端(栅极)分别接收互为差动信号的输入信号VI+以及VI-。尾端电流源IT则耦接在差动输入对110与参考电压GND间，并提供差动输入对110所需的尾端电流。差动放大器100的输出端则用以产生输出信号Vo。这种已知的差动放大器100在应用上，无论是作为缓冲器、比较器或是其他装置时，常会因长时间或高频率的操作，而导致其中的电子元件(例如晶体管NI以及N2)的退 化而造成差动放大器100的可靠度下降。这种差动放大器100的可靠度的下降，则会致使差动放大器100所属的电子产品的生命周期也随之减短。因此，如何有效提升电子产品中的运算放大器的生命周期，成为本领域的工程师的一个重要的课题。
发明内容
本发明提供一种运算放大器，有效提升其使用寿命。本发明提供一种轨对轨运算放大器，有效提升其使用寿命。本发明提出一种运算放大器，包括主要差动输入对、主要尾端电流源模块、N个辅助差动输入对以及N个辅助尾端电流源模块，其中N为正整数。主要差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收互为差动信号的第一及第二输入信号。主要尾端电流源模块耦接至主要差动输入对的共同端，并在第一时间区间提供主要差动输入对尾端电流。各辅助差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收第一及第二输入信号，其第一及第二差动端分别耦接至主要差动输入对的第一及第二差动端。辅助尾端电流源模块分别耦接至辅助差动输入对的共同端，各辅助尾端电流源模块在第二时间区间提供辅助尾端电流至对应连接的各辅助差动输入对，其中，第一时间区间以及第二时间区间部分重叠。本发明另提出一种轨对轨(rail to rail)运算放大器，包括第一运算放大器以及第二运算放大器。第一运算放大器包括第一主要差动输入对、第一主要尾端电流源模块、N个第一辅助差动输入对以及N个第一辅助尾端电流源模块。第一主要差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收互为差动信号的第一及第二输入信号。第一主要尾端电流源模块耦接至第一主要差动输入对的共同端以及第一参考电压间，并在第一时间区间提供第一主要差动输入对第一尾端电流。各第一辅助差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收第一及第二输入信号，各第一辅助差动输入对的第一及第二差动端并分别耦接至第一主要差动输入对的第一及第二差动端。第一辅助尾端电流源模块分别耦接至第一辅助差动输入对的共同端以及第一参考电压间，各辅助尾端电流源模块在第二时间区间提供第一辅助尾端电流至对应连接的各第一辅助差动输入对。第二运算放大器包括第二主要差动输入对、第二主要尾端电流源模块、M个第二辅助差动输入对以及M个第二辅助尾端电流源模块。第二主要差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收第一及第二输入信号。第二主要尾端电流源模块耦接至第二主要差动输入对的共同端以及第一参考电压间，并在第二时间区间提供第二主要差动输入对第一尾端电流。各第二辅助差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收第一及第二输入信号。各第二辅助差动输入对的第一及第二差动端并分别耦接至第二主要差动输入对的第一及第二差动端。第二辅助尾端电流源模块分别耦接至第二辅助差动输入对的共同端以及第一参考电压间，各辅助尾端电流源模块在第一时间区间提供第二辅助尾端电流至对应连接的各第二辅助差动输入对。其中，第一时间区间以及第二时间区间部分重叠。基于上述，本发明通过在运算放大器的主要差动输入对外配置一个或多个的辅助·差动输入对，并通过控制提供至主要差动输入对以及辅助差动输入对的尾端电流的有无，来交互使用主要差动输入对或辅助差动输入对。使运算放大器的主要差动输入对不会因长时间的运作而产生电性衰减的现象。如此一来，有效增长运算放大器的寿命。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图I绘示已知的差动放大器100的电路图。图2绘示本发明一实施例的运算放大器200的示意图。图3绘示本发明另一实施例的运算放大器300的示意图。图4绘示本发明再一实施例的运算放大器400的示意图。图5绘示本发明实施例的偏压电压提供器370的动作波形图。图6A及图6B共同绘示本发明实施例的轨对轨运算放大器。主要元件符号说明100:差动放大器110:差动输入对IT:尾端电流源120 :主动负载200、300、400、610、620 :运算放大器210、310、410、611、621 :主要差动输入对220、320、420、612、622 :主要尾端电流源模块230、330、430、613、623 :辅助差动输入对240、340、440、614、624 :辅助尾端电流源模块370、470、617、627 :偏压电压提供器Il 14:输入端
CT、CTA :共同端X、Y、XA、YA、X1、Y1、X2、Y2 :差动端Vi+、Vi-:输入信号Ml M6、N1 N3、N1A N3A、MS1 MS4、P1 P3、P1A P3A、M6Il M624 :晶体管VDD、GND:参考电压SW1、SW2:开关ITI、ITA:电流源 VB、VB1、VB2、VBP、VBN、VBPl、VBP2、VBNl、VBN2 :偏压电压SW1、SW2、SW1B、SW2B :切换控制信号Tl、T2、Atl :时间区间
具体实施例方式请参照图2，图2绘示本发明一实施例的运算放大器200的示意图。运算放大器200包括主要差动输入对210、主要尾端电流源模块220、辅助差动输入对230以及辅助尾端电流源模块240。主要差动输入对210具有共同端CT差动端X及Y以及输入端Il及12。其中，输入端Il及12分别接收互为差动信号的输入信号Vi+以及Vi-，共同端CT则连接至主要尾端电流源模块220，差动端X及Y则分别连接至晶体管M2以及M3。主要尾端电流源模块220除耦接至主要差动输入对210的共同端CT外，并耦接至参考电压GND，在本实施例中，参考电压GND即为接地电压。主要尾端电流源模块220用来由共同端CT提供主要差动输入对210—尾端电流。具体一点来说明，本实施例中的主要尾端电流源模块220在一个第一时间区间中提供尾端电流由共同端CT流经主要差动输入对210，并且在上述的第一时间区间外，停止供应尾端电流由共同端CT流经主要差动输入对210。在主要差动输入对210被提供尾端电流的第一时间区间内时，主要差动输入对210可以有效进行动作，相反的，在主要差动输入对210未被提供尾端电流的第一时间区间外时，主要差动输入对210是不动作的。此外，主要差动输入对210包括主要输入晶体管NI以及N2。主要输入晶体管NI的控制端(栅极)接收输入信号Vi+，其第一端(源/漏极)通过晶体管M2耦接至参考电压VDD，其第二端(漏/源极)耦接至主要差动输入对210的共同端CT。主要输入晶体管N2的控制端(栅极)则接收输入信号Vi-，其第一端(源/漏极)通过晶体管Ml耦接至参考电压VDD，其第二端(漏/源极)耦接至主要差动输入对210的共同端CT。在本实施例中，参考电压VDD可以是操作电源。尾端电流源模块220则包括电流源ITl以及开关SW1。电流源ITl耦接在主要差动输入对210的共同端CT与参考电压GND间，并用以产生尾端电流。开关SWl则串接在电流源ITl与主要差动输入对210的共同端CT的耦接路径间，用以导通或切断尾端电流流至主要差动输入对210的路径。也就是说，在第一时间区间内，开关SWl被导通以使电流源ITl所产生的尾端电流可以流经主要差动输入对210。相反的，在第一时间区间外，开关SWl则被断开，并藉以使电流源ITl所产生的尾端电流无法流经主要差动输入对210。辅助差动输入对230同样具有共同端CTA、差动端XA及YA以及输入端13及14。辅助差动输入对230的输入端13及14用以分别接收输入信号Vi+以及Vi-，其差动端XA及YA则分别耦接至主要差动输入对210的差动端X及Y。辅助尾端电流源模块240耦接至辅助差动输入对230的共同端CTA。请注意，辅助尾端电流源模块240在第二时间区间提供辅助尾端电流至与其连接的辅助差动输入对240。并且，第二时间区间与前述的第一时间区间是有部分重叠的。具体一点来说明，在当第一时间区间内，且未达到第二时间区间时，辅助尾端电流源模块240并不提供辅助尾端电流至辅助差动输入对230，此时，辅助差动输入对230是不动作的。而在第一时间区间快结束且进入第二时间区间内时，辅助尾端电流源模块240开始提供辅助差动输入对230辅助尾端电流，并使辅助差动输入对230开始动作。并在第一时间区间完全结束后，尾端电流源模块220停止提供尾端电流至主要差动输入对210，而辅助尾端电流源模块240则持续提供辅助差动输入对230辅助尾端电流。也就是说，在第二时间区间未与第一时间区间部分重叠的时间区间内，辅助差动输入对230独立接收输入信 号Vi+及Vi-，而主要差动输入对210则可以不动作。由上述说明可以清楚得知，只要通过周期性的对第一以及第二时间区间进行切换，主要差动输入对210以及辅助差动输入对230就可以相互交替的工作与不工作，以减少任何一个差动输入对所持续进行的工作时间，进而增加运算放大器200的寿命(生命周期)。附带一提的，上述第一及第二时间区间的部分重叠的时间区间，是为避免运算放大器200所进行时间区间的切换动作的不连续所产生的误动作现象。也就是说，用来确保在任何时间区间内，都有至少一个的差动输入对在动作。辅助差动输入对230与辅助尾端电流源模块240的数量并不一定只能有一个。在电路布局的面积许可下，设计者可以自行设计一至多个的辅助差动输入对230与辅助尾端电流源模块240来进行与主要差动输入对210轮流的动作切换。在本实施例中，辅助差动输入对230包括辅助输入晶体管NlA及N2A。辅助输入晶体管NlA的控制端(栅极)接收输入信号Vi+，其第一端(源/漏极)耦接至辅助差动输入对230的差动端XA，并通过晶体管M2耦接至参考电压VDD，其第二端(漏/源极)耦接至辅助差动输入对230的共同端CTA。辅助输入晶体管N2A的控制端(栅极)接收输入信号Vi-,其第一端(源/漏极)耦接至辅助差动输入对230的差动端YA，并通过晶体管M3耦接至参考电压VDD，其第二端(漏/源极)耦接至辅助差动输入对230的共同端CTA。辅助尾端电流源模块240包括开关SW2以及电流源ITA。电流源ITA耦接在辅助差动输入对230的共同端CTA与参考电压GND间，用以产生辅助尾端电流。开关SW2则串接在电流源ITA与辅助差动输入对230的共同端CTA的耦接路径间，用以导通或切断辅助尾端电流流至辅助差动输入对230的路径。附带一提的，本实施例的运算放大器200还包括由晶体管Ml M6所形成的主动负载。并且，运算放大器200在其输出端(晶体管M4以及M6的耦接端点)上产生输出信号Vo0以下请参照图3，图3绘示本发明另一实施例的运算放大器300的示意图。运算放大器300包括主要差动输入对310、主要尾端电流源模块320、辅助差动输入对330、辅助尾端电流源模块340以及偏压电压提供器370。其中，主要差动输入对310与辅助差动输入对330的实施方式与前一实施例的主要差动输入对210与辅助差动输入对230的实施方式相类似，以下不多赘述。而本实施例中，主要尾端电流源模块320则由晶体管N3所建构的主要尾端电流源来形成。其中，主要尾端电流源模块320耦接至主要差动输入对310的共同端CT与参考电压GND间。主要尾端电流源依据偏压电压VBl来产生尾端电流。也就是说，晶体管N3的控制端(栅极)接收偏压电压VBl，其第一端及第二端则串接在主要差动输入对310的共同端CT与参考电压GND间。晶体管N3所产生的尾端电流的大小可以由偏压电压VBl的电压大小来控制。当然，也可以通过提供适当的偏压电压VBl的电压值，来关闭晶体管N3所产生的尾端电流。在本实施例中，由于晶体管N3为N型金属氧化物半导体场效晶体管，因此，只要提供等于接地电压(O伏特)的偏压电压VB1，就可以关闭晶体管N3所产生的尾端电流。另外，辅助尾端电流源模块340则由晶体管N3A建构的辅助尾端电流源所形成。辅助尾端电流源耦接至辅助差动输入对330的共同端CTA与参考电压GND间。辅助尾端电流源依据偏压电压VB2来产生辅助尾端电流。也就是说，晶体管N3A的控制端(栅极)接收偏压电压VB2，其第一端及第二端则串接在辅助差动输入对330的共同端CTA与参考电压GND间。同样的，晶体管N3A所产生的辅助尾端电流的大小可以由偏压电压VB2的电压大小来控制。当然，也可以通过提供适当的偏压电压VB2的电压值，来关闭晶体管N3A所产生的辅助尾端电流。在本实施例中，只要提供等于接地电压(O伏特)的偏压电压VB2，就可以关闭晶体管N3A所产生的辅助尾端电流。偏压电压提供器370则是用来提供用以控制尾端电流以及辅助尾端电流的偏压电压VBl以及VB2。偏压电压提供器370接收主要偏压电压VB以及切换控制信号SW1、SW2、SfflB及SW2B。偏压电压提供器370依据切换控制信号SW1、SW2、SfflB及SW2B来在第一时间区间通过传送主要偏压电压VB以作为产生偏压电压VB1，以及在第二时间区间通过传送主要偏压电压VB以作为产生偏压电压VB2。偏压电压提供器370包括由晶体管MSl MS4所建构的开关。其中，在晶体管MSl所建构的开关中，其控制端接收切换控制信号SW1B，其第一端接收参考电压GND，其第二端提供偏压电压VBI。在晶体管MS2所建构的开关中，其控制端接收切换控制信号SWl，其第一端接收晶体管MSl产生偏压电压VBl的端点，其第二端接收主要偏压电压VB。在晶体管MS3所建构的开关中，其控制端接收切换控制信号SW2B，其第一端接收参考电压GND，其第二端提供偏压电压VB2。在晶体管MS4所建构的开关中，其第一端耦接晶体管MS3产生偏压电压VB2的端点，其第二端接收主要偏压电压VB，其控制端接收切换控制信号SW2。其中，切换控制信号SWlB是切换控制信号SWl的反向，切换控制信号SW2B是切换控制信号SW2的反向。另外，在本实施例中，在第一时间区间，晶体管MSl建构的开关被断开且晶体管MSl建构的开关被导通。在第二时间区间，晶体管MS3建构的开关被断开且晶体管MS4建构的开关被导通。也就是说，通过控制切换控制信号SWl以及SWlB可以控制第一时间区间，而通过控制切换控制信号SW2以及SW2B则可以控制第二时间区间。以下另请参照图4，图4绘示本发明再一实施例的运算放大器400的示意图。运算放大器400包括主要差动输入对410、主要尾端电流源模块420、辅助差动输入对430、辅助尾端电流源模块440以及偏压电压提供器470。与前一实施例的运算放大器300不同的，本实施例中的晶体管与运算放大器300中对应的晶体管的类型是互补的。举例来说，主要差动输入对410是利用P型的主要输入晶体管Pl及P2所构成，与主要差动输入对310所利用的N型的主要输入晶体管互补。并且，主要尾端电流源420也是由P型的晶体管P3来构成，并非如运算放大器300的主要尾端电流源320是由N型的晶体管N3来构成(其余元件依此类推，恕不一一赘述)。当然，在晶体管的类型都替换成互补类型的情况下，原本在运算放大器300中连接至参考电压VDD的端点，在本实施中变更连接至参考电压GND。相对的，原本在运算放大器300中连接至参考电压GND的端点，在本实施中则变更连接至参考电压VDD。以下请同时参照图3及图5，其中，图5绘示本发明实施例的偏压电压提供器370的动作波形图。其中，在第一时间区间Tl内，切换控制信号SWl呈现逻辑高电平并使偏压 电压VBl等于主要偏压电压VB。并且，在第一时间区间Tl内且在第二时间区间T2外，切换控制信号SW2呈现逻辑低电平，并使偏压电压VB2等于参考电压GND。在第一时间区间Tl与第二时间区间T2的部分重叠的时间区间Atl中，由于切换控制信号SW2转态为逻辑高电平，因此，偏压电压VB2变更为等于主要偏压电压VB。而在第一时间区间Tl外且在第二时间区间T2内时，由于切换控制信号SWl转态为逻辑低电平，因此，偏压电压VBl变更等于接地电压GND。请参照图6A及图6B，图6A及图6B共同绘示本发明实施例的轨对轨运算放大器。其中，图6A绘示运算放大器610，而图6B则绘示运算放大器620。运算放大器610包括主要差动输入对611、主要尾端电流源模块612、辅助差动输入对613、辅助尾端电流源模块614以及偏压电压提供器617。其中，主要差动输入对611、主要尾端电流源模块612、辅助差动输入对613、辅助尾端电流源模块614以及偏压电压提供器617中的电路结构及动作，在前述实施例皆有详细的说明，以下不多赘述。运算放大器610还包括由晶体管M611 M616所形成的主动负载，连接至主要差动输入对611的差动端Xl及Yl。运算放大器620则包括主要差动输入对621、主要尾端电流源模块622、辅助差动输入对623、辅助尾端电流源模块624以及。主要差动输入对621、主要尾端电流源模块622、辅助差动输入对623、辅助尾端电流源模块624以及偏压电压提供器627的电路结构及动作，同样在前述实施例皆有详细的说明，以下不多赘述。但值得注意的是，运算放大器610与运算放大器620中各电路构件所使用的晶体管是互补的。举例来说，主要差动输入对621是利用N型的主要输入晶体管来构成，而主要差动输入对611是则利用P型的主要输入晶体管来构成。另外,运算放大器620还包括利用晶体管M621 M624所形成的主动负载。其中，晶体管M622与M623连接至主要差动输入对621的差动端X2及Y2，而晶体管M621及M624则分别连接至运算放大器610的主要差动输入对611的差动端Yl及XI。在本实施中，运算放大器610的主要尾端电流源模块612及辅助尾端电流源模块614，与运算放大器620的主要尾端电流源模块622及辅助尾端电流源模块624分别接收的偏压电压VBPl、VBP2、VBNl及VBN2以控制其所产生的电流。其中，偏压电压提供器617依据主要偏压电压VBP以及切换控制信号SW1、SW1B、SW2及SW2B来产生偏压电压VBPl及VBP2，而偏压电压提供器627依据主要偏压电压VBN以及切换控制信号SWl、SfflB, SW2及SW2B来产生偏压电压VBNl及VBN2。综上所述，本发明通过在主要差动输入对外另配置辅助差动输入对的方式，并通过控制通过主要差动输入对与辅助差动输入对的尾端电流及辅助尾端电流来交替切换主要差动输入对以及辅助差动输入对的工作状态。如此一来，可以不需持续长时间使用相同的差动输入对来进行工作。并且，在多个差动输入对轮流动作的状态下，差动输入对的电子元件不容易产生衰退的现象，有效提升运算放大器的生命周期。虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在 不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。
权利要求
1.一种运算放大器，包括 一主要差动输入对，具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收互为差动信号的一第一及一第二输入信号； 一主要尾端电流源模块，耦接至该主要差动输入对的共同端，并在一第一时间区间提供该主要差动输入对一尾端电流； N个辅助差动输入对，其中N为正整数，其中各该辅助差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收该第一及该第二输入信号，其第一及第二差动端分别耦接至该主要差动输入对的第一及第二差动端；以及 N个辅助尾端电流源模块，这些辅助尾端电流源模块分别耦接至这些辅助差动输入对的共同端，各该辅助尾端电流源模块在一第二时间区间提供一辅助尾端电流至对应连接的各该辅助差动输入对， 其中，该第一时间区间以及该第二时间区间部分重叠。
2.如权利要求I所述的运算放大器，其中该主要差动输入对包括 一第一主要输入晶体管，具有第一端、第二端以及控制端，其控制端接收该第一输入信号，其第一端耦接至一第一参考电压，其第二端耦接至该主要差动输入对的共同端；以及 一第二主要输入晶体管，具有第一端、第二端以及控制端，其控制端接收该第二输入信号，其第一端耦接至该第一参考电压，其第二端耦接至该主要差动输入对的共同端。
3.如权利要求2所述的运算放大器，其中各该辅助差动输入对包括 一第一辅助输入晶体管，具有第一端、第二端以及控制端，其控制端接收该第一输入信号，其第一端耦接至该第一参考电压，其第二端耦接至该辅助差动输入对的共同端；以及 一第二辅助输入晶体管，具有第一端、第二端以及控制端，其控制端接收该第二输入信号，其第一端耦接至该第一参考电压，其第二端耦接至该辅助差动输入对的共同端。
4.如权利要求2所述的运算放大器，其中该主要尾端电流源模块包括 一电流源，耦接在该主要差动输入对的共同端与一第二参考电压间，用以产生该尾端电流；以及 一开关，串接在该电流源与该主要差动输入对的共同端的耦接路径间，用以导通或切断该尾端电流流至该主要差动输入对的路径。
5.如权利要求2所述的运算放大器，其中各该辅助尾端电流源模块包括 一电流源，耦接在该辅助差动输入对的共同端与一第二参考电压间，用以产生该辅助尾端电流；以及 一开关，串接在该电流源与该辅助差动输入对的共同端的耦接路径间，用以导通或切断该辅助尾端电流流至该辅助差动输入对的路径。
6.如权利要求2所述的运算放大器，其中该主要尾端电流源模块包括 一主要尾端电流源，耦接至该主要差动输入对的共同端与一第二参考电压间，该主要尾端电流源依据一第一偏压电压来产生该尾端电流。
7.如权利要求6所述的运算放大器，其中各该辅助尾端电流源模块包括 一辅助尾端电流源，耦接至该辅助差动输入对的共同端与该第二参考电压间，该辅助尾端电流源依据一第二偏压电压来产生该辅助尾端电流。
8.如权利要求7所述的运算放大器，其中还包括一偏压电压提供器，接收一主要偏压电压以及一切换控制信号，该偏压电压提供器依据该切换控制信号以依据该主要偏压电压来在该第一时间区间产生该第一偏压电压，以及在该第二时间区间产生该第二偏压电压。
9.如权利要求8所述的运算放大器，其中该偏压电压提供器包括 一第一开关，其控制端接收该切换控制信号中的一第一切换控制信号，其第一端接收该第二参考电压，其第二端提供该第一偏压电压； 一第二开关，其第一端耦接该第一开关的第二端，其第二端接收该主要偏压电压，其控制端接收该第一切换控制信号的反向； 一第三开关，其控制端接收该切换控制信号中的一第二切换控制信号的反向，其第一端接收该第二参考电压，其第二端提供该第二偏压电压；以及 一第四开关，其第一端耦接该第三开关的第二端，其第二端接收该主要偏压电压，其控制端接收该第二切换控制信号。
10.如权利要求9所述的运算放大器，其中在该第一时间区间，该第一开关被断开且该第二开关被导通，在该第二时间区间，该第三开关被断开且该第四开关被导通。
11.一种轨对轨运算放大器，包括 第一运算放大器，包括 一第一主要差动输入对，具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收互为差动信号的一第一及一第二输入信号； 一第一主要尾端电流源模块，耦接至该第一主要差动输入对的共同端以及一第一参考电压间，并在一第一时间区间提供该第一主要差动输入对一第一尾端电流； N个第一辅助差动输入对，其中N为正整数，其中各该第一辅助差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收该第一及该第二输入信号，各该第一辅助差动输入对的第一及第二差动端并分别耦接至该第一主要差动输入对的第一及第二差动端；以及 N个第一辅助尾端电流源模块，这些第一辅助尾端电流源模块分别耦接至这些第一辅助差动输入对的共同端以及该第一参考电压间，各该辅助尾端电流源模块在一第二时间区间提供一第一辅助尾端电流至对应连接的各该第一辅助差动输入对；以及第二运算放大器，包括 一第二主要差动输入对，具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收互为差动信号的该第一及该第二输入信号； 一第二主要尾端电流源模块，耦接至该第二主要差动输入对的共同端以及一第二参考电压间，并在该第二时间区间提供该主要差动输入对一第二尾端电流； M个第二辅助差动输入对，其中M为正整数，其中各该第二辅助差动输入对具有共同端、第一及第二差动端以及第一及第二输入端，其第一及第二输入端用以分别接收该第一及该第二输入信号，各该第二辅助差动输入对的第一及第二差动端并分别耦接至该第二主要差动输入对的第一及第二差动端；以及 M个第二辅助尾端电流源模块，这些第二辅助尾端电流源模块分别耦接至这些第二辅助差动输入对的共同端以及该第二参考电压间，各该第二辅助尾端电流源模块在该第一时间区间提供一第二辅助尾端电流至对应连接的各该第二辅助差动输入对，其中，该第一时间区间以及该第二时间区间部分重叠。
12.如权利要求11所述的轨对轨运算放大器，其中该第一参考电压为一电源电压，且该第二参考电压为一接地电压。
13.如权利要求11所述的轨对轨运算放大器，其中还包括 一第一主动负载，耦接在该第一主要差动输入对的第一及第二差动端与该第二参考电压间；以及 一第二主动负载，耦接在该第二主要差动输入对的第一及第二差动端与该第二参考电压间，该第二主动负载并且耦接至该第一主动负载的第一及第二差动端。
14.如权利要求11所述的轨对轨运算放大器，其中， 该第一主要尾端电流源模块为一第一主要尾端电流源，该第一主要尾端电流源耦接至该第一主要差动输入对的共同端与该第一参考电压间，该主要尾端电流源依据一第一偏压电压来决定是否产生该第一尾端电流， 该第二主要尾端电流源模块为一第二主要尾端电流源，该第二主要尾端电流源耦接至该第二主要差动输入对的共同端与该第二参考电压间，该主要尾端电流源依据一第二偏压电压来决定是否产生该第二尾端电流。
15.如权利要求14所述的轨对轨运算放大器，其中， 各该第一辅助尾端电流源模块为一第一辅助尾端电流源，各该第一辅助尾端电流源耦接至各该第一辅助差动输入对的共同端与该第一参考电压间，各该辅助尾端电流源依据一第三偏压电压来产生该辅助尾端电流， 各该第二辅助尾端电流源模块为一第二辅助尾端电流源，各该第二辅助尾端电流源耦接至各该第二辅助差动输入对的共同端与该第二参考电压间，各该第二辅助尾端电流源依据一第四偏压电压来产生该第二辅助尾端电流。
16.如权利要求15所述的轨对轨运算放大器，其中还包括 一第一偏压电压提供器，接收一第一主要偏压电压以及一切换控制信号，该第一偏压电压提供器依据该切换控制器号以依据该第一主要偏压电压来在该第一时间区间产生该第一偏压电压，以及在该第二时间区间产生该第二偏压电压；以及 一第二偏压电压提供器，接收一第二主要偏压电压以及该切换控制信号，该第二偏压电压提供器依据该切换控制器号以依据该第二主要偏压电压来在该第一时间区间产生该第四偏压电压，以及在该第二时间区间产生该第三偏压电压。
17.如权利要求16所述的轨对轨运算放大器，其中该第一偏压电压提供器包括 一第一开关，其控制端接收该切换控制信号中的一第一切换控制信号，其第一端接收该第一参考电压，其第二端提供该第一偏压电压； 一第二开关，其第一端耦接该第一开关的第二端，其第二端接收该第一主要偏压电压，其控制端接收该第一切换控制信号的反向； 一第三开关，其控制端接收该切换控制信号中的一第二切换控制信号，其第一端接收该第一参考电压，其第二端提供该第三偏压电压；以及 一第四开关，其第一端耦接该第三开关的第二端，其第二端接收该第一主要偏压电压，其控制端接收该第二切换控制信号的反向， 该第二偏压电压提供器包括一第五开关，其控制端接收该第一切换控制信号的反向，其第一端接收该第二参考电压，其第二端提供该第二偏压电压； 一第六开关，其第一端耦接该第一开关的第二端，其第二端接收该第二主要偏压电压，其控制端接收该第一切换控制信号； 一第七开关，其控制端接收该第二切换控制信号的反向，其第一端接收该第二参考电压，其第二端提供该第四偏压电压；以及 一第八开关，其第一端耦接该第三开关的第二端，其第二端接收该第二主要偏压电压，其控制端接收该第二切换控制信号。
全文摘要
一种运算放大器，包括主要差动输入对、主要尾端电流源模块、N个辅助差动输入对以及N个辅助尾端电流源模块，其中N为正整数。主要差动输入对的第一及第二输入端用以分别接收互为差动信号的第一及第二输入信号。主要尾端电流源模块在第一时间区间提供主要差动输入对尾端电流。各辅助差动输入对的第一及第二输入端用以分别接收第一及第二输入信号。各辅助尾端电流源模块在第二时间区间提供辅助尾端电流至对应连接的各辅助差动输入对。第一以及第二时间区间部分重叠。
文档编号H03F3/45GK102868375SQ20111019126
公开日2013年1月9日 申请日期2011年7月8日 优先权日2011年7月8日
发明者黄如琳, 曾柏瑜 申请人:联咏科技股份有限公司