专利名称：一种高速时钟域内的nrzi解码电路的制作方法
技术领域：
本发明涉及一种解码电路，特别是涉及一种在高速时钟域内的NRZI解码电路。
背景技术：
随着电子技术的发展，USB设备已经大量应用于日常生活中。USB技术采用串行总线，数据逐位依次传送。USB系统中数据传输采用反向非归零(Non Return to ZeroInvert,简称“NRZI ”)编码方式，这种编码方式既能保证数据传送的完整性，又不需独立的时钟信号和数据一起发送。当遇到O电平信号时NRZI编码数据流发生跳变，而遇到I电平信号时保持不变。数据流中的跳变使解码器可以与收到的数据保持同步，因而不必提供独立的时钟信号。
大多数情况下，NRZI编码与位填充一起使用，因为一长串的连续I将会导致无电平跳变，从而引起接收器最终丢失同步信号，解决办法是采用位填充技术。即在连续传输六个I的情况下填充一个0，使得NRZI编码数据流中发生跳变，这就确保接收器至少可以在每七个的时间间隔内从数据流中会检测到一次跳变，从而使接收器和传送的数据保持同步。UTMI (USB2. O Transceiver Macrocell Interface)发送端负责在 NRZI 编码前的数据流中插入一个O电平，即填充位操作；UTMI接收端须在NRZI解码后的数据中，当出现六个连续I电平后，把其后的一个O电平给抽取出来丢弃，即位抽取操作。如果在接收到的数据中，六个连续的I后跟随的不是O而是1，则产生错误，产生出错信号。传统的NRZI解码是在由CDR时钟恢复模块恢复出来的低速时钟域内进行NRZI解码；为解决跨时钟域的问题，通常在做NRZI解码前，外部输入的数据需要被低速时钟同步两次，传统的NRZI解码电路，所需的解码时间较长，占用系统资源较大。
发明内容
本发明要解决的技术问题是提供一种高速时钟域内的NRZI解码电路，能缩短NRZI解码所需的时间，节省系统资源。本发明的高速时钟域内的NRZI解码电路，包括一个比特结束定位模块，其接收外部输入的两个时钟，高速时钟和低速时钟，用来查找外部输入数据在高速时钟域内的结束标示位；五个寄存器，编号为第一寄存器至第五寄存器；第一寄存器，接收外部输入数据、高速时钟和复位信号，对外部输入数据进行高速时钟域内的第一级同步处理后输出数据；第二寄存器，接收第一寄存器的输出数据、高速时钟和复位信号，对第一寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块；第三寄存器，接收比特结束定位模块的输出数据、高速时钟和复位信号，对比特结束定位模块的输出数据做高速时钟域内的第一级同步处理后输出数据；第四寄存器，接收第三寄存器的输出数据、高速时钟和复位信号，对第三寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块；第五寄存器，接收NRZI解码模块的输出数据、高速时钟和复位信号，对数据NRZI解码模块的输出数据做高速时钟域内的同步处理后输出结果；一个NRZI解码模块，接收第二寄存器和第四寄存器的输出数据，在第四寄存器的输出数据的控制下，对第二寄存器的输出数据进行NRZI解码运算，运算完成后输出结果给第五寄存器。 所述外部输入数据是低速时钟域内的信号。本发明通过一个比特结束定位模块L0CATE_E0B查找出当前这一比特数据在高速时钟内的结束位置eob，经两级高速时钟的寄存器同步后，产生eob_d2信号；外部输入数据din经两级高速时钟的寄存器同步后产生的din_d2在eob_d2的控制下，在NRZI解码模块NRZI_DEC内做进行NRZI解码运算，运算完成后，经高速时钟的寄存器同步后产生输出结果O本发明的NRZI解码电路，只需在高速时钟域内做三次同步，而在传统的设计方法中需在低速时钟域内做两次同步，与传统方法相比，本发明提供的电路能缩短NRZI解码所需的时间，节省系统资源，尤其是低速与高速时钟相差较大时，优势更加明显。
图I是本发明的NRZI解码电路示意图附图标记说明din是外部输入数据clk_high是高速时钟clk_low是低速时钟resetn是复位信号L0CATE_E0B是比特结束定位模块eob是比特结束定位模块的输出数据eob_dl是第三寄存器的输出数据eob_d2是第四寄存器的输出数据DFFl是第一寄存器DFF2是第二寄存器DFF3是第三寄存器DFF4是第四寄存器DFF5是第五寄存器din_dl是第一寄存器的输出数据din_d2是第二寄存器的输出数据
NRZI_DEC 是 NRZI 解码模块dec_dout是NRZI解码模块输出结果dout是第五寄存器输出结果。
具体实施例方式如图I所示，本发明的NRZI解码电路包括一个比特结束定位模块L0CATE_E0B，其接收外部输入的两个时钟，高速时钟clk_high和低速时钟clk_low,其能查找出当前外部输入数据在高速时钟clk_high内的结束位置，当前这一比特外部输入数据长度为一个低速时钟周期，结束位的长度为一高速时钟周期；五个寄存器，编号为第一寄存器DFFl至第五寄存器DFF5 ；第一寄存器DFF1，接收外部输入数据din、高速时钟clk_high和复位信号resetn，对外部输入数据din进行高速时钟clk_high域内的第一级同步处理后输出数据din_dl ；第二寄存器DFF2，接收第一寄存器DFFl的输出数据din_dl、高速时钟clk_high和复位信号resetn，对第一寄存器DFFl的输出数据din_dl做高速时钟clk_high域内的第二级同步处理后输出数据din_d2给NRZI解码模块NRZI_DEC ；第三寄存器DFF3，接收比特结束定位模块L0CATE_E0B的输出数据eob、高速时钟clk_high和复位信号resetn，对比特结束定位模块L0CATE_E0B的输出数据eob做高速时钟clk_high域内的第一级同步处理后输出数据din_dl ；第四寄存器DFF4，接收第三寄存器DFF3的输出数据eob_dl、高速时钟clk_high 和复位信号resetn，对第三寄存器DFF3的输出数据eob_dl做高速时钟clk_high域内的第二级同步处理后输出数据eob_d2给NRZI解码模块NRZI_DEC ；第五寄存器DFF5，接收NRZI解码模块NRZI_DEC的输出数据dec_dout、高速时钟clk_high和复位信号resetn，对数据NRZI解码模块NRZI_DEC的输出数据dec_dout做高速时钟clk_high域内的同步处理后输出结果dout ；一 NRZI解码模块NRZI_DEC，接收第二寄存器DFF2和第四寄存器DFF4的输出数据din_d2和eob_d2，在第四寄存器DFF4的输出数据eob_d2的控制下，对第二寄存器DFF2的输出数据din_d2进行NRZI解码运算，运算完成后输出结果dec_d0Ut给第五寄存器DFF5。工作时，比特结束定位模块L0CATE_E0B接收高速时钟clk_high和低速时钟clk_low的信号，通过比特结束定位操作，产生比特结束定位模块的输出数据(结束标示位)eob，其长度为高速时钟clk_high的一个周期；然后经两级寄存器DFF3和DFF4在高速时钟clk_high域内进行同步后，输出信号eob_d2到NRZI解码模块NRZI_DEC ;与此同时，夕卜部输入数据din，也经两级寄存器DFFl和DFF2在高速时钟域内进行同步后，输出信号din_d2到NRZI解码模块NRZI_DEC ;在eob_d2的控制下，din_d2在NRZI解码模块NRZI_DEC内做NRZI解码操作，操作结束后产生输出结果deC_dout，在高速时钟clk_high域内的寄存器DFF5同步处理后输出结果dout。以上通过具体实施方式
和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种高速时钟域内的NRZI解码电路，其特征是，包括 一个比特结束定位模块，其接收外部输入的两个时钟，高速时钟和低速时钟，用来查找外部输入数据在高速时钟域内的结束标示位； 五个寄存器，编号为第一寄存器至第五寄存器； 第一寄存器，接收外部输入数据、高速时钟和复位信号，对外部输入数据进行高速时钟域内的第一级同步处理后输出数据； 第二寄存器，接收第一寄存器的输出数据、高速时钟和复位信号，对第一寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块； 第三寄存器，接收比特结束定位模块的输出数据、高速时钟和复位信号，对比特结束定位模块的输出数据做高速时钟域内的第一级同步处理后输出数据； 第四寄存器，接收第三寄存器的输出数据、高速时钟和复位信号，对第三寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块； 第五寄存器，接收NRZI解码模块的输出数据、高速时钟和复位信号，对数据NRZI解码模块的输出数据做高速时钟域内的同步处理后输出结果； 一个NRZI解码模块，接收第二寄存器和第四寄存器的输出数据，在第四寄存器的输出数据的控制下，对第二寄存器的输出数据进行NRZI解码运算，运算完成后输出结果给第五寄存器。
2.如权利要求I所述的解码电路，其特征是外部输入数据是低速时钟域内的信号。
全文摘要
本发明公开了一种高速时钟域内的NRZI解码电路，包括一个比特结束定位模块，五个寄存器，一个NRZI解码模块。比特结束定位模查找出外部输入数据在高速时钟内的结束标示位，并经两级高速时钟的寄存器同步后，送入到NRZI解码模块做解码操作的控制信号；外部输入数据经两级高速时钟的寄存器同步后送入到NRZI解码模块进行NRZI解码运算，运算完成后，经高速时钟的寄存器同步后产生输出结果。本发明的高速时钟域内的NRZI解码电路，能缩短NRZI解码所需的时间，节省系统资源。
文档编号H03M5/14GK102904578SQ201110213468
公开日2013年1月30日 申请日期2011年7月28日 优先权日2011年7月28日
发明者左耀华, 居晓波 申请人:上海华虹集成电路有限责任公司