专利名称：用于将高压电平转换到低压电平的集成电路的制作方法
技术领域：
本发明通常涉及半导体技术领域，更具体的说，涉及用于将高压电平转换到低压电平的集成电路。
背景技术：
发光二极管(LEDs)为半导体光源并且用于代替传统日光灯源。通常，LEDs是由化合物材料制成的半导体二极管。如果二极管为正向偏压，则一个节点提供的电子与另一个节点提供的空穴重新结合，以光子的形式释放能量。通过选择化合物材料，LEDs的发光颜色从红色变到蓝色。
发明内容
针对现有技术，本发明提供了一种用于将高电压电平转换到低电压电平的集成电路，所述集成电路包括高边驱动器；与所述高边驱动器电连接的低边驱动器；以及与所述高边驱动器电连接的电路以及处于所述高边驱动器和所述低边驱动器之间的第一节点，其中在三态模式期间，如果所述高边驱动器离开所述高边驱动器的截止区，则将所述电路配置为基本关闭所述高边驱动器。根据本发明所述的集成电路，其中所述电路包括与所述高边驱动器和所述第一节点电连接的感测电路，其中在所述三态模式期间，将所述感测电路配置成感测所述高边驱动器是否离开所述高边驱动器的截止区；以及与所述感测电路电连接的控制电路，其中在所述三态模式期间对应于来自所述感测电路的感测结果将所述控制电路配置成控制所述高边驱动器。根据本发明所述的集成电路，其中所述感测电路包括第一电流镜；以及与所述第一电流镜和所述第一节点电连接的第一晶体管，其中将所述第一晶体管的栅极与所述高边驱动器的栅极电连接；以及与所述第一电流镜和所述控制电路电连接的第二晶体管。根据本发明所述的集成电路，其中所述控制电路包括与所述感测电路和所述高边驱动器的栅极电连接的第二电流镜；以及与处于所述第二电流镜和所述感测电路之间的第二节点电连接的开关，其中在非三态模式期间将所述开关配置成电连接所述第二节点与地电位。根据本发明所述的集成电路，其中所述电路包括第三晶体管，其中将所述第三晶体管的栅极与所述第一节点电连接，以及将所述第三晶体管的源极与所述高边驱动器的栅极电连接；以及与所述第三晶体管的漏极电连接的开关。根据本发明所述的集成电路，进一步包括与所述电路电连接的假信号滤波器，其中将所述假信号滤波器配置成筛选不代表所述三态模式的信号。根据本发明所述的集成电路，其中所述假信号滤波器包括一对反相器；与所述反相器的输出端电连接的第一 AND门；与所述第一 AND门的输出端电连接的延迟电路；以及与所述延迟电路的输出端和所述第一 AND门的输出端电连接的第二 AND门。
根据本发明所述的集成电路，其中所述假信号滤波器包括NAND门；与所述NAND 门的输出端电连接的延迟电路；与所述延迟电路的输出端和所述NAND门的输出端电连接的AND门。根据本发明的一种用于转换高电压电平到低电压电平的集成电路，所述集成电路包括与配置成提供第一电源电压的电源线电连接的高边驱动器；与所述高边驱动器和配置成提供第二电源电压的电源线电连接的低边驱动器；与处于所述高边驱动器和所述低边驱动器之间的第一节点电连接的电感器；与所述电感器电连接的电容器；以及与所述高边驱动器和所述第一节点电连接的感测电路，其中所述感测电路配置为在三态模式期间，感测所述高边驱动器是否离开了所述高边驱动器的截止区；以及与所述感测电路电连接的控制电路，其中在所述三态模式期间，如果所述高边驱动器离开截止区，则所述控制电路配置为关闭所述高边驱动器。根据本发明所述的集成电路，其中所述感测电路包括第一电流镜；以及与所述第一电流镜和所述第一节点电连接的第一晶体管，其中所述第一晶体管的栅极与所述高边驱动器的栅极电连接；以及与所述第一电流源(镜)和所述控制电路电连接的第二晶体管。根据本发明所述的集成电路，其中所述控制电路包括与所述感测电路和所述高边驱动器的栅极电连接的第二电流镜；以及与处于所述第二电流镜和所述感测电路之间的第二节点电连接的开关，其中在三态模式期间，所述开关配置成将所述第二节点与地电位电连接。根据本发明所述的集成电路，进一步包括与所述感测电路和所述控制电路电连接的假信号滤波器，其中所述假信号滤波器配置成筛选不代表所述三态模式的信号。根据本发明所述的集成电路，其中所述假信号滤波器包括一对反相器；与所述反相器的输出端电连接的第一 AND门；与所述第一 AND门的输出端电连接的延迟电路；以及与所述延迟电路的输出端和所述第一 AND门的输出端电连接的第二 AND门。根据本发明所述的集成电路，其中所述假信号滤波器包括NAND门；与所述NAND 门的输出端电连接的延迟电路；以及与所述延迟电路的输出端和所述NAND门的输出端电连接的AND门。根据本发明的一种用于将高压电平转换到低压电平的集成电路，所述集成电路包括与配置为提供第一电源电压的电源线电连接的高边驱动器；与所述高边驱动器和配置为提供第二电源电压的电源线电连接的低边驱动器；与处于所述高边驱动器和所述低边驱动器之间的第一节点电连接的电感器；与所述电感器电连接的电容器；以及与所述第一节点和所述高边驱动器电连接的电路，其中所述电路包括晶体管，其中所述晶体管的栅极与所述第一节点电连接，并且所述晶体管的源极与所述高边驱动器的栅极电连接；以及开关， 其中所述开关电连接在所述晶体管和配置成提供第二电源电压的所述电源线之间。根据本发明所述的集成电路，其中在三态模式期间，如果所述高边驱动器离开所述高边驱动器的截止区，所述电路配置成基本关闭所述高边驱动器。根据本发明所述的集成电路，进一步包括与所述开关电连接的假信号滤波器，其中所述假信号滤波器配置成筛选不代表所述三态模式的信号。根据本发明所述的集成电路，其中所述假信号滤波器包括一对反相器；与所述反相器的输出端电连接的第一 AND门；与所述第一 AND门的输出端电连接的延迟电路；以及与所述延迟电路的输出端和所述第一 AND门的输出端电连接的第二 AND门。根据本发明所述的集成电路，其中所述假信号滤波器包括NAND门；与所述NAND 门的输出端电连接的延迟电路；以及与所述延迟电路的输出端和所述NAND门的输出端电连接的AND门。
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。图IA是示出了用于将高压电平转换到低压电平的第一个示例性集成电路的示意图。图IB是示出了用于将高压电平转换到低压电平的示例性集成电路的操作方法的示意流程图。图2是示出了用于将高压电平转换到低压电平的第二个示例性集成电路的示意图。图3是示出了各种信号的波形示意图。图4是示出了用于将高压电平转换到低压电平的第三集成电路的示意图。图5是示出了包括置于基板上方的示例性集成电路的系统的示意图。
具体实施例方式降压转换器用于将高平电压转换到低平电压，有效利用降压转换器用以点亮LED。 降压转换器具有高边驱动器和低边驱动器。将电感器的输入端电连接到处于高边驱动器和低边驱动器之间的节点。将电感器的输出端与LED电连接。通过提供不同的电压状态到高边驱动器和低边驱动器的栅极，可以通过高边驱动器和低边驱动器分别充入或释放电感器中储存的能量。电感器的能量的充入或释放可提供给电感器的输出端恒压。在调光模式中，高边驱动器的栅极浮动并且低边驱动器被关闭。可以发现，LED的电流可拉低高边驱动器和低边驱动器之间的节点上的电压电平。拉低的电压电平可触发高边驱动器打开，产生了从电源电压Vpp到电感器和LED的漏电流。漏电流导致功率损耗和/ 或导致错误的电流流动到LED。可以了解，为了实施本公开的不同特点，以下公开提供了许多不同的实施例或示例。以下将描述元件和布置的特定示例以简化本公开。当然这些仅仅是示例并不旨在进行限定。另外，本公开可在各个示例中重复参考数字和/或字母。该重复是为了简明和清楚，而且其本身并不表示所述各种实施例和/或配制之间的关系。再者，以下本公开中一个部件形成在另一个部件上，与另一个部件连接，和/或与另一个部件耦合可包括其中部件以直接接触形成的实施例，并且也可包括其中在部件之间插入有额外部件的实施例，使得部件不直接接触。另外，使用空间相对位置的术语，例如“下方”、“上方”、“水平”、“垂直”、 “在...之上”、“在...之下”、“向上”、“向下”、“顶部”、“底部”等及其派生词(例如，“水平地”、“向下地”、“向上地”等)以便于描述本公开中一个部件与另一个部件的相互关系。空间相对位置的术语是为了覆盖器件(包括部件)的不同方位。
图IA是示出了用于将高压电平转换到低压电平的第一个示例性集成电路的示意图。在图IA中，集成电路100可为降压转换器，直流到直流(DC-to-DC)转换器，或任何配制为将高压电平转换到低压电平的电路。例如，电路可以配制为将电源线上的高压电平(如电源电压Vpp)转换到处于电感器110和电负载130之间的节点上的低压电平。在一些实施例中，集成电路100可包括与低边驱动器105电连接的高边驱动器 101。将至少一个电负载(如电负载130)与处于高边驱动器101和低边驱动器105之间的节点m直接或间接电连接。将电路140与高边驱动器101和节点m电连接。在三态模式期间，如果高边驱动器101离开其截止区，那么可将电路140配置成基本关闭高边驱动器 101。在一些实施例中，可将高边驱动器101与配置成提供电源电压(如电源电压Vpp) 的电源线电连接。电源电压Vpp的范围从大约几十伏特到大约几百伏特。将低边驱动器 105与配置成提供电源电压(如电源电压Vss或地电位)的另一电源线电连接。电源电压 Vpp比电源电压Vss高。在一些实施例中，电负载130可为发光二极管(LED)，液晶显示器(IXD)像素，或任何电二极管。尽管图IA仅仅示出了电负载130，但是本应用的范围不限于此。在一些实施例中，可以使用多个电负载。可将多个电负载以并联形式或串联形式互相电连接。在一些使用LED的实施例中，可将电感器110和/或电容器120与电负载130电连接。可将电感器110电连接到节点m和电负载130之间。可以以并联的形式将电容器 120与电负载130电连接。注意，电感器110和电容器120的配置和数量仅仅是示例性的。 可以改变电感器和/或电容器的配置和数量。在一些使用LED的实施例中，集成电路100的操作可包括正常运行模式和三态模式(如调光模式)。在正常运行模式期间，可将不同的电压状态应用到高边驱动器101和低边驱动器105的栅极。高边驱动器101和低边驱动器105的打开/关闭开关可充入或释放电感器110和/或电容器120中储存的能量。随着电感器110和/或电容器120的能量充入或释放，可提供基本恒定的电压给处于电感器110和电负载130之间的节点(未标出) 用于电负载130的运行。在三态模式中，高边驱动器101和低边驱动器105是关闭的。在一些实施例中，可将钳位器107电连接到高边驱动器101的栅极和源极之间，钳制高边驱动器101的栅极和源极之间的电压降(如5V)。可将钳位器107配置成防止栅极-源极电压降太高并且危及 (连累，compromise)高边驱动器101。在至少这个实施例中，在三态模式期间，高边驱动器 101的栅极会浮动，使得高边驱动器101的栅极上的电压电平会跟随高边驱动器101的源极上的电压电平。在一些实施例中，钳位器107可为高边驱动器101的外部二极管或本征二极管。注意，高边驱动器101的栅极和源极之间钳制的电压降仅仅是示例性的。可以改变钳制的电压降。如所述，在三态模式期间，如果高边驱动器101离开了截止区，那么可将电路140 配置成基本关闭高边驱动器101。在一些实施例中，在三态模式期间，那么可将电路140配置成感测高边驱动器101是否离开了其截止区(图IB所示的步骤141)。如果高边驱动器离开了截止区，漏电流可穿过高边驱动器101从电源电压Vpp流动到电感器110和电容器 120。
在三态模式期间，如果高边驱动器101离开了截止区，那么可将电路140配置成基本关闭高边驱动器101 (图IB所示步骤14 。通过在三态模式期间基本关闭高边驱动器 101，可将电源电压Vpp与节点N1基本电隔离。关闭的高边驱动器101可基本切断穿过高边驱动器101从电源电压Vpp到电感器110的漏电路径。在一些实施例中，术语“基本关闭高边驱动器101”在这里意味着可将高边驱动器101的栅极上的电压电平拉低到地电位或低于节点N1上电压电平的电压电平Vss。在另一个实施例中，术语“基本关闭高边驱动器101” 在这里意味着可将高边驱动器101的栅极上的电压电平拉低，使得高边驱动器101的栅极和源极之间的电势差低于高边驱动器101的阈值电压。通过关闭高边驱动器101，可以期望地减少在三态模式期间由高边驱动器上的漏电流导致的电源损耗和/或错误的LED电流。图2是示出了用于将高压电平转换到低压电平的第二个示例性集成电路的示意图。将与图IA中的器件相同或相似的图2中器件表示为相同的参考数字加上100。在图2 中，电路240可包括感测电路250，可将250与控制电路沈0电连接。在一些实施例中，可将感测电路250与高边驱动器201和节点N1电连接。在其它实施例中，可将感测电路250与高边驱动器201的栅极电连接。在三态模式期间，可将感测电路250配置为感测高边驱动器201是否离开了其截至区。在一些实施例中，感测电路250可包括电流镜251，可将电流镜与至少一个晶体管 (如晶体管253和25 电连接。可将晶体管253与节点N1电连接。在一些实施例中，可将晶体管253的栅极与高边驱动器201的栅极电连接。可将晶体管255与控制电路沈0电连接。在一些实施例中，电流镜251可包括一对P型晶体管(未标出)。晶体管253与255可为N型晶体管。注意，图2中所示的电流镜251和/或晶体管253和255的数量和类型仅仅是示例性的。本领域的技术人员可改变电流镜和/或晶体管的数量和/或类型以完成期望的感测电路。再次参照图2，可将控制电路260配置成控制高边驱动器201，对应于三状态模式期间感测电路250产生的感测结果。在三态模式期间，如果高边驱动器201不离开截止区， 就不会触发控制电路260关闭高边驱动器201。在三态模式期间，如果高边驱动器201离开截止区，就会触发控制电路260关闭高边驱动器201。在一些实施例中，控制电路260可包括电流镜沈1，可将电流镜与感测电路 250和高边驱动器201的栅极电连接。控制电路260可进一步包括开关沈3，可将开关263 与处于感测电路250和电流镜261之间的节点N2电连接。在一些实施例中，电流镜261可包括一对N型晶体管沈化和沈让。开关263可为N型晶体管。注意，图2示出的电流镜 261和/或开关沈3的数量和类型仅仅是示例性的。本领域普通技术人员可改变电流镜和 /或开关的数量和/或类型以完成期望的控制电路。在标准运行模式期间，可以打开开关沈3。打开的开关263可与带有电源电压(地电位或电源电压Vss)的节点N2相电连接。由于可将节点N2基本接地，因此关闭晶体管^la 和^lb。关闭的晶体管^lb可将高边驱动器201的栅极从地电位或电源电压Vss电隔离。 电路240不干扰高边驱动器201的标准运行。在三态模式期间，高边驱动器201的栅极可浮动并且关闭了低边驱动器205。穿过电负载230的电流可拉低节点N1上的电压电平。由于高边驱动器201的栅极浮动，所以拉低了电压的节点N1 (与高边驱动器201的源极电连接)可触发高边驱动器201的打开，使得高边驱动器201离开截止区。打开的高边驱动器201可导致漏电流穿过电感器210，从电源电压Vpp流向电容器220。在一些实施例中，晶体管253可与高边驱动器201基本相似。术语“基本相似”在这里意味着晶体管253的至少一个电气特性与高边驱动器201的电气特性相似。例如，晶体管253的截止区和/或阈值电压与高边驱动器201的截止区和/或阈值电压相似。如所述，晶体管253的栅极和源极分别与高边驱动器201的栅极和源极电连接。在三态模式期间，节点N1上拉低的电压电平不仅触发高边驱动器201打开，也可触发晶体管253打开。流过晶体管253的电流可与流过高边驱动器201的漏电流相同或相似。电流镜251可反射晶体管253的电流到晶体管255。可提供镜像电流到控制电路沈0。在三态模式期间，关闭控制电路沈0的开关沈3，将节点队与电源电压Vss或地电位电隔离N2。如所述，在三态模式期间流过晶体管255的电流也可流过晶体管沈^。晶体管^la的电流可被反射到晶体管^lb,其可将高边驱动器201的栅极电连接到电源电压 Vss或地电位。通过拉低高边驱动器201栅极上的电压电平，可关闭高边驱动器201。关闭的高边驱动器201可基本切断电源电压Vpp和电感器210之间的漏电路径。通过切断漏电路径，可减少在三态模式期间的由高边驱动器201的打开引起的功率损失和/或错误电流。在一些实施例中，集成电路200可选地包括假信号滤波器270。可将假信号滤波器270与电路MO电连接。在另外的实施例中，可将假信号滤波器270与感测电路250和控制电路沈0电连接。可将假信号滤波器270配置成筛选(screen)不代表三态模式的信号。例如，在标准运行模式期间，驱动高边驱动器和低边驱动器的信号可都走低一段很短的时间。在该短时间内的信号状态不代表集成电路200的三态模式。假信号滤波器270可筛选不代表三态模式的信号。在一些实施例中，可将假信号滤波器270与控制电路沈0开关沈3以及感测电路 250的晶体管255直接或间接电连接。例如，可穿过反相器265将假信号滤波器270与开关 263电连接。在一些实施例中，假信号滤波器270可包括反相器271和273，AND门275和279， 以及延迟电路277。AND门275可与反相器271和273的输出节点电连接。可将AND门275 的输出节点N3与延迟电路277和AND门279电连接。可将延迟电路277的输出节点与AND 门279电连接。AND门279的输出节点N4可与感测电路250和控制电路260电连接。在一些实施例中，反相器271和273可分别接收信号Sdh和信号i5m，分别用于驱动高边驱动器201和低边驱动器205。可直接或间接(如在处理之后)使用信号Sdh和信号 Sdl以分别驱动和/或控制高边驱动器201和低边驱动器205的运行。在一些实施例中，图 3示出了信号和信号、的波形。如图3所示，在标准运行模式期间，信号^ih和信号Sm 都走低了一小段时间。AND门275可为了来自反相器271和273的信号输出实施AND操作，向AND门275 的输出节点N3输出信号^^。图3示出了信号Zel的波形。如图3所示，脉冲301，303和305 显示出一小段时间，在这段时间期间，信号^ffl和信号、都走低并且都不是代表三态模式的信号。如果在标准运行模式期间，脉冲301，303，和305用于控制电路MO，电路240的运行
会发生故障。为了确定信号^ih和信号S11的电压状态代表三态模式，可将延迟电路277配置为延迟信号、一段预定的时间。然后将延迟信号输出到AND门279。为了来自延迟电路277 和信号Zca延迟信号可将AND门279配置为实施AND操作，向AND门279的输出节点N4输出信号&。图3示出了信号&的波形。如图3所示，信号L在状态转换307之后的时间可代表三态模式。再次参考图2，在标准运行模式期间，反相器265将信号\的低电压状态反相以打开开关沈3。打开的开关263可将节点N2电连接到地电位或电源电压Vss。节点N2上的低电压状态可关闭晶体管261a和^lb,使得高边驱动器201的栅极从地电位或电压Vss电隔离。信号&的低电压状态也可关闭晶体管255，使得没有电流从晶体管253反射。综上所述，电路240不干扰高边驱动器201的栅极上的电压电平。在三态模式期间，可通过反相器265将信号&的高电压状态反相以关闭开关沈3。 关闭的开关263可将节点N2从地电位或电源电压Vss电隔离。信号\的高电压状态也可打开晶体管255，使得在三态模式期间，晶体管253反射的电流可流过晶体管^la。然后将晶体管^la的电流反射到晶体管^lb,拉低高边驱动器201栅极上的电压电平并且关闭高边驱动器201。关闭的高边驱动器201可切断电源电压Vpp和电感器210之间的漏电路径。 通过切断漏电路径，可减少在三态模式期间由于高边驱动器201的打开而导致的功率损失和/或错误电流。图4是示出了用于将高压电平转换到低压电平的示例性集成电路的示意图。将与图4中的器件相同或相似的图IA中器件表示为相同的参考数字加上300。在图4中，电路 440可包括晶体管441，可将晶体管441与开关443电连接。在一些实施例中，晶体管441 为P型晶体管并且开关443为N型晶体管。至少在这个实施例中，可将晶体管441的栅极与节点N1电连接。可将晶体管441的源极与高边驱动器401的栅极电连接。可将晶体管 441的漏极与开关443电连接。在一些实施例中，可将晶体管441配置为感测高边驱动器401是否离开了其截止区。例如，在三态模式期间，高边驱动器401的栅极浮动并且低边驱动器405关闭。如所述， 由于漏电流流过电负载430，因此可拉低节点N1上的电压电平。节点N1上拉低的电压电平可触发高边驱动器401离开截止区。如所述，可将晶体管441的栅极和源极分别与节点N1和高边驱动器401的栅极电连接。N1上的拉低了的电压电平也可触发晶体管441打开。在三态模式期间，打开开关443。 打开了的开关443和打开了的晶体管441可将高边驱动器401的栅极与地电位或电源电压 Vss电连接，使得高边驱动器401关闭。关闭了的高边驱动器401可切断在电源电压Vpp和电感器410之间的漏电路径。通过切断漏电路径，可降低在三态模式期间由于高边驱动器 401的打开而导致的功率损失和/或错误电流。在一些实施例中，集成电路400可选择性地包括假信号滤波器470。在一些实施例中，可将假信号滤波器470与电路440电连接。在其它实施例中，可将假信号滤波器470与开关443直接地或间接地电连接。可将假信号滤波器470配置为筛选不代表三态模式的信号。在一些实施例中，假信号滤波器470可包括NAND门471，延迟电路473，以及AND 门475。可将NAND门471的输出节点仏与延迟电路473和AND门475电连接。可将延迟电路473的输出节点与AND门475电连接。可将AND门475的输出节点N6与电路440电连接。在一些实施例中，NAND门471可接收信号和分别用于驱动高边驱动器 401和低边驱动器405。可直接地或间接地(例如经过处理之后)使用信号Sdh‘和^/以分别驱动和/或控制高边驱动器401和低边驱动器405的运行。信号Sdh‘和^^的波形可分别与图3所示信号^ih和S11的波形相同或相似。NAND门471可为信号^ih‘和S1/实施NAND操作，在NAND门471的输出节点N5 上输出信号。信号的波形可与图3所示信号的波形相同或相似。为了确保信号和^/的电压状态代表三态模式，可将延迟电路473配置为延迟信号一段预定的时间。然后将延迟的信号输出到AND门475。可将AND门475配置成为来自延迟电路473的延迟信号和信号Zel ‘实施AND操作，在AND门475的输出节点N6 上输出信号。信号的波形可与图3所示信号&的波形相同或相似。再次参照图4，在标准运行模式期间，信号的低电压状态可关闭开关443。关闭了的开关443可将晶体管441与地电位或电源电压Vss电隔离，使得电路440不干扰高边驱动器401的正常运行。如所述，在三态模式期间，如果高边驱动器401离开截止区，可打开晶体管441。在三态模式期间，信号的高状态可打开开关443。打开了的开关443可将晶体管441的漏极与地电位或电源电压Vss电连接。打开了的晶体管441和开关443可将高边驱动器401 的栅极与地电位或者电源电压Vss电连接，使得高边驱动器401关闭。关闭了的高边驱动器 401可切断电源电压Vpp和电感器410之间的漏电路径。通过切断漏电路径，可降低在三态模式期间由于高边驱动器401的打开而导致的功率损失和/或错误电流。注意，假信号滤波器270和470的配置仅仅是示例性的。可以改变假信号滤波器 270和470的逻辑门和/或延迟电路的配置和类型。在一些实施例中，可添加额外的逻辑门和/或二极管以完成筛选不代表三态模式的信号的目的。在一些实施例中，可使用假信号滤波器470代替集成电路200的假信号滤波器270，反之亦然。图5是示出了包括置于基板上方的示例性集成电路的系统的示意图。在图5中， 系统500可包括置于基板501上的集成电路502。基板501可包括印刷电路板(PCB)，印刷线路板和/或其它能够承载集成电路的载体。在一些实施例中，集成电路502可与集成电路100，200和400(分别结合图1-2和4在以上描述过)中的一个相似。可将集成电路502 与基板501电连接。在一些实施例中，可将集成电路502通过凸块505与基板501电连接和/或热连接。系统500可为电子系统，如显示器，面板(panel)，发光系统，汽车车辆，娱乐装置或等等。在一些实施例中，包括集成电路502的系统500可提供一个IC中的整个系统，即所谓片上系统(SOC)或集成电路上系统(SOIC)器件。上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
权利要求
1.一种用于将高电压电平转换到低电压电平的集成电路，所述集成电路包括 高边驱动器；与所述高边驱动器电连接的低边驱动器；以及与所述高边驱动器以及处于所述高边驱动器和所述低边驱动器之间的第一节点电连接的电路，其中在三态模式期间，如果所述高边驱动器离开所述高边驱动器的截止区，则将所述电路配置为基本关闭所述高边驱动器。
2.根据权利要求1所述的集成电路，其中所述电路包括与所述高边驱动器和所述第一节点电连接的感测电路，其中在所述三态模式期间，将所述感测电路配置成感测所述高边驱动器是否离开所述高边驱动器的截止区；以及与所述感测电路电连接的控制电路，其中在所述三态模式期间，将所述控制电路配置成对应于来自所述感测电路的感测结果控制所述高边驱动器。
3.根据权利要求2所述的集成电路，其中所述感测电路包括 第一电流镜；以及与所述第一电流镜和所述第一节点电连接的第一晶体管，其中将所述第一晶体管的栅极与所述高边驱动器的栅极电连接；以及与所述第一电流镜和所述控制电路电连接的第二晶体管。
4.根据权利要求2所述的集成电路，其中所述控制电路包括 与所述感测电路和所述高边驱动器的栅极电连接的第二电流镜；以及与处于所述第二电流镜和所述感测电路之间的第二节点电连接的开关，其中在非三态模式期间，将所述开关配置成电连接所述第二节点与地电位。
5.根据权利要求1所述的集成电路，其中所述电路包括第三晶体管，其中将所述第三晶体管的栅极与所述第一节点电连接，以及将所述第三晶体管的源极与所述高边驱动器的栅极电连接；以及与所述第三晶体管的漏极电连接的开关。
6.根据权利要求1所述的集成电路，进一步包括与所述电路电连接的假信号滤波器，其中将所述假信号滤波器配置成筛选不代表所述三态模式的信号。
7.根据权利要求6所述的集成电路，其中所述假信号滤波器包括 一对反相器；与所述反相器的输出端电连接的第一 AND门；与所述第一 AND门的输出端电连接的延迟电路；以及与所述延迟电路的输出端和所述第一 AND门的输出端电连接的第二 AND门。
8.根据权利要求6所述的集成电路，其中所述假信号滤波器包括 NAND 门；与所述NAND门的输出端电连接的延迟电路；与所述延迟电路的输出端和所述NAND门的输出端电连接的AND门。
9.一种用于转换高电压电平到低电压电平的集成电路，所述集成电路包括 与配置成提供第一电源电压的电源线电连接的高边驱动器；与所述高边驱动器和配置成提供第二电源电压的电源线电连接的低边驱动器；与处于所述高边驱动器和所述低边驱动器之间的第一节点电连接的电感器； 与所述电感器电连接的电容器；以及与所述高边驱动器和所述第一节点电连接的感测电路，其中所述感测电路配置为在三态模式期间，感测所述高边驱动器是否离开了所述高边驱动器的截止区；以及与所述感测电路电连接的控制电路，其中在所述三态模式期间，如果所述高边驱动器离开截止区，则所述控制电路配置为关闭所述高边驱动器。
10. 一种用于将高压电平转换到低压电平的集成电路，所述集成电路包括 与配置为提供第一电源电压的电源线电连接的高边驱动器； 与所述高边驱动器和配置为提供第二电源电压的电源线电连接的低边驱动器； 与处于所述高边驱动器和所述低边驱动器之间的第一节点电连接的电感器； 与所述电感器电连接的电容器；以及与所述第一节点和所述高边驱动器电连接的电路，其中所述电路包括 晶体管，其中所述晶体管的栅极与所述第一节点电连接，并且所述晶体管的源极与所述高边驱动器的栅极电连接；以及开关，其中所述开关电连接在所述晶体管和配置成提供第二电源电压的所述电源线之间。
全文摘要
一种集成电路，包括高边驱动器和低边驱动器。高边驱动器与低边驱动器电连接。电路与高边驱动器和处于高边驱动器和低边驱动器之间的第一节点电连接。在三态模式期间，如果高边驱动器离开其截止区，则将电路配置成基本关闭高边驱动器。
文档编号H03K19/0175GK102404914SQ20111026809
公开日2012年4月4日 申请日期2011年9月6日 优先权日2010年9月8日
发明者庄嵋箴, 阿伦·罗思 申请人:台湾积体电路制造股份有限公司