专利名称：时钟集成电路的制作方法
技术领域：
本发明是关于具有时钟电路的集成电路，其可容忍诸如温度及电源等变异。
背景技术：
集成电路的时钟电路的运作会随温度及电源等因子而有变异。由于这些变异会影响输出时钟讯号的最终时序，已有多项研究进行期能针对此一问题，在上述变异存在的情况下，产生较均匀的输出时钟讯号。举例而言，集成电路的时钟电路可依赖由产生高于供应电压的电压磊与一电压调节器组合所产生的一参考信号。如此的电路会消耗大量的晶粒面积与电流。因此产生需求，希望能够解决这些变异问题，但采用较不复杂的结构与较少的成本。
发明内容
本发明是提供一种产生一信号的具有延迟电路的集成电路。此集成电路具有延迟电路且包括时序电路、电流产生区块、多个电流镜像区块及电平切换电路。此时序电路具有在参考信号之间切换的一输出。此电流产生区块具有一输出控制电流至少控制(i)在该些参考信号之间的放电速率，(ii)在该些参考信号之间切换的充电速率中的一个补偿电路由一供应电压提供电源。此多个电流镜像区块其产生多个该电流产生区块的该输出控制电流的多个版本，该多个电流版本控制 该时序电路不同部分的该放电速率与该充电速率中的至少一个。此电平切换电路与该时序电路的该输出耦接，该电平切换电路具有决定该具有延迟电路的集成电路的该时钟信号的一输出，其中该电平切换电路的该输出切换输出电平以响应该时序电路的该输出到达该电平切换电路的一触发点。在一实施例中，该时序电路与该电平切换电路决定与该时钟信号的该输出。在不同的实施例中，该电流产生区块的该输出电流包括一电源补偿成分与一温度补偿成分中的至少一个。在如此具有温度补偿成分的实施例中，该温度补偿成分其具有一可调整的温度系数。在某些具有可调整温度系数的实施例中，该可调整温度系数包括与温度成正比、反比或无关中的至少一个。在某些具有温度补偿成分的实施例中，该温度补偿成分具有一可调整的温度系数，且该可调整的温度系数包括与温度相关之一电压成分，其可以超过一倍的关联性调整。在某些具有温度补偿成分的实施例中，该温度补偿成分具有一可调整的温度系数，且该可调整的温度系数包括与温度相关的一电压成分，其可以小于一倍的关联性调整。在某些具有电源补偿成分的实施例中，该电源补偿成分其具有一可调整的电源系数。在某些具有可调整电源系数的实施例中，在一特定电流值的该电源补偿成分具有一个可调整电源系数的范围。在某些具有可调整电源系数的实施例中，该可调整电源系数包括与温度成正比、反比或无关中的至少一个。在某些具有电源补偿成分的实施例中，该电源补偿成分具有一可调整的电源系数，且该可调整的电源系数包括与电源相关的一电压成分，其可以超过一倍的关联性调整。在某些具有电源补偿成分的实施例中，该电源补偿成分具有一可调整的电源系数，且该可调整的电源系数包括与电源相关的一电压成分，其可以小于一倍的关联性调整。在一实施例中，该多个输出电流的版本分别是该输出电流的一个比例。在一实施例中，更包括一栓锁电路。该栓锁电路接收该电平切换电路的该输出及产生该具有延迟电路的集成电路的该时钟信号，该栓锁电路包含交互耦接的逻辑栅，使得该栓锁电路中该交互耦接的逻辑栅的输出与该栓锁电路中的另一交互耦接的逻辑栅的输入耦接，该栓锁电路具有多个输入与该时序电路的不同部分耦接。本发明的另一目的是提供一种自一具有延迟电路的集成电路产生一时钟信号的方法。该方法包含下列步骤将一时序电路的输出于多个参考信号之间切换；产生一电流，其至少控制(i)在该些参考信号之间的放电速率，(ii)在该些参考信号之间切换的充电速率中的一个；产生该电流的多个电流版本，以至少控制该时序电路不同部分的该放电速率与该充电速率中的至少一个，该多个电流版本控制该时序电路不同部分的该放电速率与该充电速率中的至少一个；以及切换一电平切换电路的输出电平而响应该时序电路的该输出到达该电平切换电路的一触发点，该电平切换电路的一输出决定该具有延迟电路的集成电路的该时钟信号。在一实施例中，该时序电路与该电平切换电路决定与该时钟信号的该输出。在不同的实施例中，该电流产生区块的该输出包括一参考电压成分与一温度补偿成分中的至少一个。在某些具有温度补偿成分的实施例中，该温度补偿成分具有一可调整的温度系数。在某些具有可调整温度系数的实施例中，该温度补偿成分在一特定电流值时具有一可调整的温度系数范围。在某些具有可调整温度系数的实施例中，该可调整温度系数包括与温度成正比的温度相关的一电压成分及与温度成反比的温度相关的一电压成分中的至少一个。在某些具有温度补偿成分的实施例中，该温度补偿成分具有一可调整的温度系数，且该可调整的温度系数包括与温度相关的一电压成分，其可以超过一倍的关联性调整。在某些具有温度补偿成分的实施例中，该温度补偿成分具有一可调整的温度系数，且该可调整的温度系数包括与温度相关的一电压成分，其可以小于一倍的关联性调整。在一实施例中，该多个输出电流的版本分别是该输出电流的一个比例。在一实施例中，更包括产生具有一栓锁接收该电平切换电路的该具有延迟电路的集成电路的该时钟信号，该栓锁包含交互耦接的逻辑栅，使得该栓锁中该交互耦接的逻辑栅的输出与该栓锁中的另一交互耦接的逻辑栅的输入耦接，该栓锁具有多个输入与该时序电路的不同部分耦接。本发明的再一目的是提供一种自一集成电路产生多个延迟信号的装置。该集成电路包含一电流产生区块及多个延迟电路。
该电流产生区块具有一输出电流至少控制(i)在该些参考信号之间的放电速率，
(ii)在该些参考信号之间切换的充电速率中的一个。该多个延迟电路产生该多个延迟信号。该多个延迟电路中的每一个延迟电路，包含延迟电路、一电流镜像区块及一电平切换电路。该电流镜像区块产生该电流产生区块的该输出电流的一个版本，该个版本的电流控制该时序电路不同部分的该放电速率与该充电速率中的至少一个。该电平切换电路与该时序电路的该输出耦接。该电平切换电路具有决定该集成电路的该延迟信号的一输出，其中该电平切换电路的该输出切换输出电平而响应该时序电路的该输出到达该电平切换电路的一触发点。一实施例包括一单一延迟电路。在一实施例中，该电流镜像区块产生该电流产生区块的该输出电流的比例的版本，其中该输出电流的该比例的版本的特定电流大小导致该多个延迟信号中的对应延迟时间。在一实施例中，该集成电路更包括一组存储器缓存器，以控制该电流产生区块的该输出电流的一大小。在一实施例中，该组存储器缓存器控制由该多个延迟电路产生的该多个延迟信号的延迟时间。在一实施例中，该集成电路具有一测试模式，其输出根据该组存储器缓存器变动的一频率信号计数的一总合数目。在一实施例中，该集成电路具有一测试模式，其变动该组存储器缓存器以补偿于工艺中的不同工艺条件。本发明揭露了许多不同的实施例。本发明是与美国专利申请号12/631661、12/631693、12/631705 及 12/834369 相关。在此皆引为参考数据。
本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中图1显示一具有产生控制时序电路在两个参考信号之间的放电及/或速率的电流的多重版本的集成电路时钟电路的方块示意图。图2显示一集成电路时钟电路的电路示意图，其可以产生一电流的多重版本以控制介于时序电路在两个参考信号之间切换的充电及/或放电速率。图3是一电流产生器的示意图，其产生控制时序电路参考信号之间切换的放电及/或充电速率。图4是一电流镜像区块的示意图，其产生复制的控制时序电路参考信号之间切换的放电及/或充电速率的电流。图5为显示时间与根据控制放电及/或充电速率的电流而进行放电及/或充电速率的OX或OY节点的关系图。图6为显示时间与具有延迟电路的集成电路所输出的时钟电压的关系图。图7显示在不同温度下频率周期与供应电压的关系图。
图8显示在不同供应电压下频率周期与温度的关系图。图9显示一温度补偿电流产生器的电路图，其在此温度补偿电流产生器中一特定温度下并没有一个可调的温度系数。图10是 根据本发明第一实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。图11是根据本发明第二实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。图12是根据本发明第三实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。图13是根据本发明更详细的第一实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。图14是根据本发明更详细的第二实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。图15显示根据本发明不同电路设定的温度补偿电流与温度的关系图。图16是可应用本发明具有改良集成电路时钟电路的一存储电路的方块不意图。图17为具有由电流产生器的一参考电流所决定的延迟时间的延迟电路的方块图。图18为具有由一分享电流产生器来决定的延迟时间的多重延迟电路的方块图。图19为另一种具有由一分享电流产生器来决定的延迟时间的多重延迟电路的方块图。图20至图23显示搭配由一电流产生器的一参考电流来决定延迟时间的延迟电路的方块图。图24至图27显示与图20至图23不同延迟电路对应的输入与输出电压轨迹的时序图。图28显示温度补偿与由不同延迟区块产生的电路电源补偿延迟时间的关系图。图29显示一测试机的测试流程图，其会自动调整一集成电路中具有单一组修剪缓存器中多重延迟区块的延迟时间。图30显示一个会自动调整一集成电路中具有单一组修剪缓存器中多重延迟区块的延迟时间的测试系统的方块图。图31显示在不同工艺条件下由不同延迟区块产生的延迟时间关系图。图32显示此电流产生电路的电路图，其产生控制介于具有修剪电路的时序电路中的参考信号之间充电及/或放电速率的电流。主要元件符号说明102 时序电路
104电平切换电路106栓锁电路108反馈信号110时钟信号114具有多个复制控制时序电路中在参考信号之间切换的充电及/或放电的电流116产生控制时序电路中在参考信号之间切换的充电及/或放电的电流的电路118电流复制区块202A>202B 时序电路204A、204B 反相电路206栓锁电路
1600集成电路1612存储单元阵列1614字线/区块选取译码器及驱动器1616字线1618位线译码器1620位线1622,1626 总线1624感应放大器与数据输入结构1628数据输入线1632数据输出线1636偏压调整供应电压电流源1634状态机构及时钟电路
具体实施例方式图1显示一具有产生控制时序电路在两个该些参考信号之间的放电及/或速率的电流的多重版本的集成电路时钟电路的方块示意图。此具有延迟电路的集成电路通常是一回路结构，具有时序电路102、电平切换电路104及栓锁电路106。此栓锁电路106产生一自栓锁电路106至时序电路102的反馈信号，及一时钟输出信号110。此时序电路102根据一时间常数在两个参考信号之间切换,例如一供应电压参考信号与一接地参考信号。此时序电路的输出会自低电平参考值升高至高电平参考值，及/或自高电平参考值下降至低电平参考值。此时序电路输出的上升及/或下降速率是由区块116所产生的电流决定。由区块116所产生的电流通过电流镜像区块118被复制或是等比例地送到时序电路102中的多个位置。电平切换电路104会监控时序电路102的输出，且根据此时序电路102是否足够高或低来改变其输出。栓锁电路106的范例为SR栓锁器、SRNAND栓锁器、JK栓锁器、栅式SR栓锁器、栅式D栓锁器、栅式触发栓锁器等。此栓锁电路电路106具有两个稳定状态且在这两个稳定状态之间切换以产生一时钟输出信号110。图2显示一集成电路时钟电路的电路示意图，其可以产生一电流的多重版本以控制介于时序电路102在两个参考信号之间切换的充电及/或放电速率。图式中显示平行放置的时序电路202A和202B，平行放置的反相电路204A和204B,以及一栓锁电路206。此时序电路202A和202B通常是自电容CX或CY进行充电或放电，以改变OX或OY的输出电压。此时序电路输出的上升及/或下降速率是由电流产生区块所产生的电流决定。此电流产生器区块所产生的电流通过多重电流镜像区块被复制或是等比例地于时序电路202A和202B中。在例示的实施例中，其中电容CX或CY是与一共同接地耦接。虽然图式中并未明示所有可能的变化，本发明的技术包含所有实施例中具有电容CX或CY的时序电路，其中时序电路可以修改为将电容CX或CY是与一共同接地耦接。在一实施例中，电容CX或CY实际上是一 PMOS晶体管具有相反的端点与反相器的共同接地端解除耦接。在另一实施例中，其中电容CX或CY是与一共同电源耦接。虽然图式中并未明示所有可能的变化，本发明的技术包含所有实施例中具有电容CX或CY的时序电路，其中时序电路可以修改为将电容CX或CY是与一共同电源耦接。此反相电路204A和204B由一 CTAT电源或是一与温度成反比的电源，其会随着温度的增加而降低，来驱动。在另一实施例中，此反相电路204A和204B由一 PTAT电源或是一与温度成正比的电源，其会随着温度的增加而增加，来驱动。在另一实施例中，此反相电路204A和204B由一与温度无关的定电源来驱动。此反相电路204A和204B由一 CTAP电源(即电源与电路电源成反比)来驱动。在另一实施例中，此反相电路204A和204B由一 PTAP电源(即电源与电路电源成正比)来驱动。在另一实施例中，此反相电路204A和204B由一与电路电源无关的定电源来驱动。此反相器电源是被控制，以改变反相器的行程且因此侦测此时序电路的输出(如RC电路的上升/下降)进行比较。此反相器相较于运算放大器版本具有以下的优点(I)较低的工作电压VDD ; (2)较小的电路尺寸(反相器仅有两个金属氧化物半导体晶体管而运算放大器具有五个或以上的金属氧化物半导体晶体管)；(3)较简单的设计；(4)较低的主动电流(反相器具有一个电流路径，而不需要运算放大器中所需的一个额外电流镜)'及(5)较高的工作速度(反相器具有一个阶段的延迟)。此栓锁电路206是交互耦接的，如此一逻辑栅的输出与另一逻辑栅的输入耦接。一逻辑栅的一输入是直接与另一逻辑栅的输出耦接，此一逻辑栅的另一输入是直接与另一逻辑栅的输出经过时序电路与电平侦测电路而耦接。图3是一电流产生器的示意图，其产生控制时序电路参考信号之间切换的放电及/或充电速率。此电流产生电路，或称i产生器，具有两个电流产生成分一个根据供应电压变动(如正比)的电压参考成分及一个根据供应温度变动(如正比或反比)的温度补偿成分。因此，图3显示⑴1-Vdd电流源(根据供应电压变动)及(ii) i_temp电流源(根据温度变动)。此电流产生电路的输出会将此两个电流成分相加且输出总合电流至电流镜像，或1-copy，区块。如图中所示，输出具有多个串联的晶体管介于此电流镜与接地参考电压之间。此多个串联的晶体管具有各自的输出nclamp及sdbias。此sdbias信号是电流镜的输出信号，而nclamp信号则是一迭接电路设计是迭接信号。可以不使用例如是nclamp的晶体管，其代价则是会得到较差的结果。此反相电路204A和204B由一 CTAP电源(即电源与电路电源成反比)来驱动。在另一实施例中，此反相电路204A和204B由一 PTAP电源(即电源与电路电源成正比)来驱动。在另一实施例中，此反相电路204A和204B由一与电路电源无关的定电源来驱动。图4是一电流镜像区块的示意图，其产生一控制时序电路参考信号之间切换的放电及/或充电速率的电流版本。晶体管的偏压是由电流产生区块，或称i产生区块，根据输出电流而产生。因此，类似于一电流镜，相同的晶体管偏压会在电流镜像，或1-copy，区块的输出重新复制电流产生区块，或称I产生区块，的输出电流。替代地，可以通过调整晶体管的宽度，使得电流镜像，或1-copy，区块的输出与电流产生区块的输出电流成一个比例。如图所示，此多个串联的晶体管是将一接地参考电压与如图1中的电流输出终端连接，其进一步与OX或OY节点连接。此多个串联的晶体管具有各自的输入nclamp、sdbias及输入(ENX或ENY)。此sdbias信号是电流镜的输出信号，而nclamp信号则是一迭接电路设计的迭接信号。可以不使用例如是nclamp的晶体管，其代价则是会得到较差的结果。图5为显示时间与根据控制放电及/或充电速率的电流而进行放电及/或充电速率的OX或OY节点的关系图。如图中所示，放电速率是与由电流产生区块，或称I产生区块，及由电流镜像，或1-copy，区块所复制或是等比例地(以及选择性的等比例)的输出电流呈线性比例。虽然所示的实施例中显示线性地放电，一个替代实施例也可以是线性地充电。图6为显示时间与具有延迟电路的集成电路所输出的时钟电压的关系图。图7及图8显示此处所描述的时钟电路表现的数据图标。图7显示在不同温度下频率周期与供应电压的关系图。图8显示在不同供应电压下频率周期与温度的关系图。如图7及图8所示的仿真结果，在温度范围[-10°C 80°C ]及供应电压范围[2.7V 4V]的区间中频率频率仅自70纳秒变动了1.5纳秒。如此仅相当于±1.1%的变动。图9显示一温度补偿电流产生器的电路图，其在此温度补偿电流产生器中一特定温度下并没有一个可调的温度系数。以下，除了参考电压Vref外，不同的Vl和V2称为Vptat和Vctat。Il = (Vl-Vref)/R12 = (V2-Vref)/RΔ I = 12-11 = (V2-V1)/R = AV/RTC = Δ I/ Δ V = 1/R, lout = (Vptat-Vref) /R因此，当调整温度系数(TC)时，无论目前的输出电流使否已经是理想值，都必须要调整电阻值R及输出电流。图10是根据本发明第一实施例的温度补偿电流产生器的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。以下，除了参考电压Vref外，不同的Vl和V2称为Vptat和Vctat。
Il = (Kl*Vl-Vref)/R12 = (Kl*V2-Vref)/RΔ I = 12-11 = Kl* (V2-V1) /R = ΚΙ* Δ V/RTC = Δ I/ Δ V = Kl/R, lout = (Kl^Vptat-Vref) /R假设lout = 1，(Kl*V-Vref) = R 贝丨J TC = Kl/(Kl*V_Vref)所以不同的Kl会具有不同的TC当调整温度系数TC时，可以通过调整Kl和R使得输出电流保持在所欲的范围内。图11是根据本发明第二实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度 补偿电流产生器的一特定电流值而可以调整温度系数。以下，除了参考电压Vref外，不同的Vl和V2称为Vptat和Vctat。Il = (Vl-(K2*Vref))/R12 = (V2-(K2*Vref))/RΔ I = 12-11 = (V2-V1)/R = AV/RTC = Λ Ι/ΛV = 1/R, lout = (V-(K2*Vref))/R所以不同的Kl会具有不同的TC当调整温度系数TC时，可以通过调整K2和R使得输出电流保持在所欲的范围内。图12是根据本发明第三实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。以下，除了参考电压Vref外，不同的Vl和V2称为Vptat和Vctat。Il = ((Kl*Vl)_(K2*Vref))/R12 = ((Kl*V2)_(K2*Vref))/RΔ I = 12-11 = K1*(V2_V1)/R = Kl*AVptat/RTC = Δ I/AV = Kl/R, lout = ((K1*V) - (K2*Vref)) /R当调整温度系数TC时，可以通过调整K1、K2和R使得输出电流保持在所欲的范围内。图13是根据本发明更详细的第一实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。图14是根据本发明更详细的第二实施例的温度补偿电流产生器(为电流产生区块的一部份)的电路示意图，其具有根据温度补偿电流产生器的一特定电流值而可以调整温度系数。图15显示根据本发明不同电路设定的温度补偿电流与温度的关系图。图16是可应用本发明具有改良集成电路时钟电路的一存储电路的方块不意图。图16是包含一存储器阵列1612的集成电路1600之简要方块示意图。一字线(或列)/区块选取译码器及驱动器1614被耦接至，且与其有着电性沟通，多条字线1616及字符串选择线，其间是沿着存储单元阵列1612的列方向排列。一位线(行)译码器及驱动器1618被耦接至多条沿着存储器阵列1612的行排列的位线1620，且与其有着电性沟通，以自存储单元阵列1612读取数据，或是写入数据至存储单元阵列1612的存储单元中。地址是透过总线1622提供至字线和区块选择译码器1614及位线译码器1618。方块1624中的感应放大器与数据输入结构，包含作为读取、编程和擦除模式的电流源，是透过总线1626耦接至位线译码器1618。数据是由集成电路1600上的输入/输出端口透过数据输入线1628传送至方块1624的数据输入结构。在此例示的实施例中，其它电路1630也包括在此集成电路1600内，例如通用目的处理器或特殊用途电路，或是由此存储阵列所支持的组合模块以提供单芯片系统功能。数据是由方块1624中的感应放大器，透过数据输出线1632，传送至集成电路1600上的输入/输出端口或其它集成电路1600内或外的数据目的地。状态机构及改良时钟电路(如此处所讨论的)是于电路1634中，以控制偏压调整供应电压电流源1636。在不同的实施例中，此电路1634具有与温度相关的电流产生器，其具有例如是在一特定电流值时具有一可调整的温度系数范围的可调整的温度系数。在不同的实施例中，此电路1634具有控制介于在时序电路中两个参考信号之间切换的充电及/或放电速率的电流的多重复制或是等比例的版本。图17为具有由电流产生器的一参考电流所决定的延迟时间的延迟电路的方块图。此延迟电路是图2中具有一组相类似元件的时钟电路的变形版本。此延迟电路通常将电容CX充电或放电以改变CX处的输出电压。此延迟电路输出的上升及/或下降速率是由电流产生区块所产生的一参考电流决定。由此电流产生区块，或称I产生区块，的电流是由电流镜像，或1-copy，区块复制或是等比例地送入此延迟电路。在一实施例中，电容CX实际上是一 PMOS晶体管具有相反的端点与反相器的共同接地端解除f禹接。在另一实施例中，其中电容CX是与一共同电源耦接。此反相电路可由一 CTAT (即与温度成反比的电源)的电源或是调节电源来驱动。在另一实施例中，此反相电路可由一 PTAT (即与温度成正比的电源)的电源或是调节电源来驱动。在另一实施例中，此反相电路是由一与温度无关的定电源来驱动。此反相电路可由一 CTAP (即电源与电路电源成反比)电源或是调节电源来驱动。在另一实施例中，此反相电路可由一 PTAP (即电源与电路电源成正比)电源或是调节电源来驱动。在另一实施例中，此反相电路是由一与电路电源无关的定电源来驱动。此反相器电源是被控制，以改变反相器的行程且因此侦测此时序电路的输出(如RC电路的上升/下降)进行比较。此反相器具有以下的优点⑴较低的工作电压VDD ；⑵较小的电路尺寸(反相器仅有两个金属氧化物半导体晶体管而运算放大器具有五个或以上的金属氧化物半导体晶体管)；(3)较简单的设计；(4)较低的主动电流(反相器具有一个电流路径，而不需要运算放大器中所需的一个额外电流镜)'及(5)较高的工作速度(反相器具有一个阶段的延迟)。图18为具有由一分享电流产生器来决定的延迟时间的多重延迟电路的方块图。图18中的延迟系统与图17中的延迟系统类似。然而，图17中的延迟系统仅将电流产生器与一个延迟电路耦接，而图18中的延迟系统将电流产生器与多个延迟电路耦接。图18中的延迟系统可以通过改变电流产生器的电流来调整集成电路中不同位置上的多个延迟电路的延迟时间。举例而言，电流产生器的参考电流可以通过控制修剪缓存器来改变，此修剪缓存器可利用例如改变修剪缓存器以调整依赖电流产生器的参考电流的所有多个延迟电路的延迟时间而改变参考电流的大小。否则，调整集成电路中不同位置上的多个延迟电路的延迟时间必须对每一个延迟电路的延迟时间个别进行调整。虽然多个延迟电路是分享相同的参考电流，此多个延迟电路可以产生相同的延迟时间或不同的延迟时间。在某些实施例中，此多个延迟电路可以通过改变此多个延迟电路间的电流镜像比例而改变。举例而言，此多个延迟电路可以改变图4的电流复制区块中晶体管宽度与图3的电流复制区块中晶体管宽度的比例。在其它的范例中，多个个别电流镜像晶体管是平行地连接。此外，例如图17中的电容CX的电容值也是可以改变的。图19为另一种具有由一分享电流产生器来决定的延迟时间的多重延迟电路的方块图。与图18类似的是，单一电流产生器控制决定多重延迟电路之延迟时间的参考电流。每一个延迟区块可以具有相同或不同的延迟电路。请参阅图20 图27其显示不同延迟电路的多种范例。图20至图23显示搭配由一电流产生器的一参考电流来决定延迟时间的延迟电路的方块图。图24至图27显示与图20至图23不同延迟电路对应的输入与输出电压轨迹的时序图。图28显示温度补偿与由不同延迟区块产生的电路电源补偿延迟时间的关系图。产生不同延迟的延迟电路是由不同温度与电源的条件下模拟而得。这些不同的延迟电路分别是5纳秒延迟电路、10纳秒延迟电路、15纳秒延迟电路及20纳秒延迟电路。这些不同的组合的仿真为-10°C及3. 3V电源、25°C及2. 9V电源、25°C及3. 3V电源、25°C及
3.8V电源、35°C及3. 3V电源、80°C及3. 3V电源。其仿真结果显示在不同温度与电源的组合下每一延迟电路具有相同的表现。此延迟时间可以使用不同方式控制。当电流镜比例改变，例如改变单独电流镜晶体管或是平行连接的多重电流镜晶体管个别的宽度。此外，也可以改变例如是图17中的电容CX的电容值。图29显示一测试机的测试流程图，其会自动调整一集成电路中具有单一组修剪缓存器中多重延迟区块的延迟时间。在步骤2910，此测试机送出⑴测试模式命令及(ii)修剪位=000至待测试集成电路。此修剪位控制延迟电路中参考电流的大小。在步骤2920，自测试机送高电平参考脉冲至待测试集成电路。在步骤2930，响应自测试机送出的高电平参考脉冲，此待测试集成电路开始延迟电路控制频率(具有由修剪位控制的周期)及待测试集成电路内部频率的计数。在步骤2940，自测试机送低电平参考脉冲至待测试集成电路。在步骤2950，响应自测试机送出的低电平参考脉冲，此待测试集成电路结束延迟电路控制频率，及自待测试集成电路传送内部频率的计数数目至测试机。在步骤2960，此测试机决定此时的计数数目是否大于频率计数数目的目标值。如果没有，则此频率太慢，则在步骤2970此测试机决定待测试集成电路中的修剪位或是由此参考电流控制的其它延迟电路需要被调整以加快频率。在步骤2970，将修剪位增加后的值储存于测试机中且此流程回到步骤2920。另一方面，若是在步骤2960中此测试机决定此时的计数数目已经大于频率计数数目的目标值，则在步骤2980，将修剪位增加后的值储存于测试机中。图30显示一个会自动调整一集成电路中具有单一组修剪缓存器中多重延迟区块的延迟时间的测试系统的方块图。此测试机与测试集成电路耦接。此测试机送出测试模式命令以初始化此延迟电路的自动修剪。此测试机也会送出高电平及低电平参考脉冲至待测试集成电路以开始或结束延迟电路中具有由参考电流控制的延迟时间的频率数。此待测试集成电路中的电流产生器具有修剪缓存器来控制参考电流的大小。此待测试集成电路也包含一计数器响应来自测试机的参考脉冲以对频率计数。图31显示在不同工艺条件下由不同延迟区块产生的延迟时间关系图。延迟电路所产生的延迟时间是由图29及图30中揭露的自动测试模式修剪后在不同工艺条件下加以模拟。其仿真结果显示在例如是NMOS临界电压变动、PMOS临界电压变动及电阻值变动等不同工艺下每一延迟电路具有相同的表现。此延迟时间可以使用不同方式控制。当电流镜比例改变，例如改变单独电流镜晶体管或是平行连接的多重电流镜晶体管个别的宽度。此外，也可以改变例如是图17中的电容CX的电容值。图32显示此电流产生电路的电路图，其产生控制介于具有修剪电路的时序电路中的参考信号之间充电及/或放电速率的电流。图32中的电流产生电路与图3中的电流产生电路类似。然而，图32中的电流产生电路为具有修剪电路的范例。在此范例中，自修剪位缓存器的修剪信号TO T3通过开启或关闭控制此电流镜输出中被增加的多重元件电流的晶体管来改变电流镜的输出电流。一种范例应用为图20中的电流产生器。虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技艺之人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。
权利要求
1.一种装置，包含: 一集成电路产生一时钟信号，包含: 时序电路，其具有在参考信号之间切换的一输出； 一电流产生区块，其具有一输出电流至少控制(i)在该些参考信号之间的放电速率，(ii)在该些参考信号之间切换的充电速率中的一个； 多个电流镜像区块，其产生该电流产生区块的该输出电流的多个版本，该多个版本的电流控制该时序电路不同部分的该放电速率与该充电速率中的至少一个；以及 一电平切换电路与该时序电路的该输出耦接，该电平切换电路具有决定该集成电路的该时钟信号的一输出，其中该电平切换电路的该输出切换输出电平而响应该时序电路的该输出到达该电平切换电路的一触发点。
2.根据权利要求1所述的装置，其中该时序电路与该电平切换电路决定与该时钟信号的该输出。
3.根据权利要求1所述的装置，其中该电流产生区块的该输出电流包括(i)一电源补偿成分与(ii) 一温度补偿成分中的至少一个。
4.根据权利要求1所述的装置，其中该电流产生区块的该输出电流包括(i)一电源补偿成分其具有一可调整的电源系数，且该电源补偿成分是与电源成正比、反比或无关中的至少一个，与(ii) 一温度补偿成分其具有一可调整的温度系数，且该温度补偿成分是与温度成正比、反比或无关 中的至少一个，以及上述(i)和(ii)两者中的至少一个。
5.根据权利要求1所述的装置，其中该电流产生区块的该输出电流至少包括一电源补偿成分其具有一可调整的电源系数，且该电源补偿成分是与电源成正比、反比或无关中的至少一个。
6.根据权利要求1所述的装置，其中该电流产生区块的该输出电流至少一温度补偿成分其具有一可调整的温度系数，且该温度补偿成分是与温度成正比、反比或无关中的至少一个。
7.根据权利要求1所述的装置，其中该电流产生区块的该输出电流包括(i)一温度补偿成分及(ii) 一电源补偿成分其具有一可调整的电源系数，且该电源补偿成分是与电源成正比、反比或无关中的至少一个。
8.根据权利要求1所述的装置，其中该电流产生区块的该输出电流包括(i)一电源补偿成分及(ii) 一温度补偿成分其具有一可调整的温度系数，且该温度补偿成分是与温度成正比、反比或无关中的至少一个。
9.根据权利要求1所述的装置，其中该多个版本的输出电流分别是该输出电流的一个比例。
10.根据权利要求1所述的装置，更包括: 一栓锁电路，接收该电平切换电路的该输出及产生该集成电路的该时钟信号，该栓锁电路包含交互耦接的逻辑栅，使得该栓锁电路中该交互耦接的逻辑栅的输出与该栓锁电路中的另一交互耦接的逻辑栅的输入耦接，该栓锁电路具有多个输入与该时序电路的不同部分耦接。
11.一种自一集成电路产生一时钟信号的方法，包含: 将一时序电路的输出于多个参考信号之间切换；产生一电流，其至少控制(i)在该些参考信号之间的放电速率及(ii)在该些参考信号之间切换的充电速率中的一个； 产生该电流的多个版本的电流，以至少控制该时序电路不同部分的该放电速率与该充电速率中的至少一个；以及 切换一电平切换电路的输出电平而响应该时序电路的该输出到达该电平切换电路的一触发点，该电平切换电路的一输出决定该集成电路的该时钟信号。
12.根据权利要求11所述的方法，其中该时序电路与该电平切换电路决定与该时钟信号的该输出。
13.根据权利要求11所述的方法，其中该电流控制该放电速率与该充电速率中的至少一个，包括(i) 一电源补偿成分与(ii) 一温度补偿成分中的至少一个。
14.根据权利要求11所述的方法，其中该电流控制该放电速率与该充电速率中的至少一个，包括(i) 一电源补偿成分其具有一可调整的电源系数，且该电源补偿成分是与电源成正比、反比或无关中的至少一个，与(ii) 一温度补偿成分其具有一可调整的温度系数，且该温度补偿成分是与温度成正比、反比或无关中的至少一个，以及上述(i)和(ii)两者中的至少一个。
15.根据权利要求11所述的方法，其中该电流控制该放电速率与该充电速率中的至少一个，至少包括一电源补偿成分其具有一可调整的电源系数，且该电源补偿成分是与电源成正比、反比或无关中的至少一个。
16.根据权利要求11所述的方法，其中该电流控制该放电速率与该充电速率中的至少一个，至少一温度补偿成 分其具有一可调整的温度系数，且该温度补偿成分是与温度成正t匕、反比或无关中的至少一个。
17.根据权利要求11所述的方法，其中该电流控制该放电速率与该充电速率中的至少一个，包括⑴一温度补偿成分及(ii) 一电源补偿成分其具有一可调整的电源系数，且该电源补偿成分是与电源成正比、反比或无关中的至少一个。
18.根据权利要求11所述的方法，其中该电流控制该放电速率与该充电速率中的至少一个，包括⑴一电源补偿成分及(ii) 一温度补偿成分其具有一可调整的温度系数，且该温度补偿成分是与温度成正比、反比或无关中的至少一个。
19.根据权利要求11所述的方法，其中该多个版本的电流分别是控制该放电速率与该充电速率中的至少一个的该电流的一个比例。
20.根据权利要求11所述的方法，更包括: 产生具有一栓锁接收该电平切换电路的该集成电路的该时钟信号，该栓锁包含交互耦接的逻辑栅，使得该栓锁中该交互耦接的逻辑栅的输出与该栓锁中的另一交互耦接的逻辑栅的输入耦接，该栓锁具有多个输入与该时序电路的不同部分耦接。
21.一种装置,包含: 一集成电路产生一延迟信号，包含: 延迟电路，其具有在参考信号之间切换的一输出； 一电流产生区块，其具有一输出电流至少控制(i)在该些参考信号之间的放电速率，(ii)在该些参考信号之间切换的充电速率中的一个； 一电流镜像区块，其产生该电流产生区块的该输出电流的一个版本，该个版本的电流控制该时序电路不同部分的该放电速率与该充电速率中的至少一个；以及 一电平切换电路与该时序电路的该输出耦接，该电平切换电路具有决定该集成电路的该延迟信号的一输出，其中该电平切换电路的该输出切换输出电平而响应该时序电路的该输出到达该电平切换电路的一触发点。
22.根据权利要求21所述的装置，其中该集成电路产生包括该延迟信号的多个延迟信号，且该装置更包括: 多个延迟电路产生该多个延迟信号，该多个延迟电路中的每一个延迟电路，包含: 该延迟电路具有在参考信号之间切换的一输出； 该电流镜像区块产生该电流产生区块的该输出电流的该个版本，该个版本的电流控制该时序电路不同部分的该放电速率与该充电速率中的至少一个；以及 该电平切换电路与该时序电路的该输出耦接，该电平切换电路具有决定该多个延迟信号中的该延迟信号的该输出，其中该电平切换电路的该输出切换输出电平而响应该时序电路的该输出到达该电平切换电路的一触发点。
23.根据权利要求22所述的装置，其中该多个延迟电路的该电流镜像区块产生该电流产生区块的该输出电流的比例的版本，其中该输出电流的该比例的版本的特定电流大小导致该多个延迟信号中的对应延迟时间。
24.根据权利要求22所述的装置，其中该集成电路更包括: 一组存储器缓存器，以控制该电流产生区块的该输出电流的一大小。
25.根据权利要求24所述的装置，其中该组存储器缓存器控制由该多个延迟电路产生的该多个延迟信号的延迟时间。
26.根据权利要求24所述的装置，其中该集成电路具有一测试模式，其输出根据该组存储器缓存器变动的一频率信号计数的一总合数目。
27.根据权利要求24所述的装置，其中该集成电路具有一测试模式，其变动该组存储器缓存器以补偿于工艺中的不同工艺条件。
全文摘要
本发明公开了一种时钟集成电路，例如是集成电路的时钟电路的延迟电路，其可以在承受温度变动下操作。此电路具有与温度相关的电流产生器，其具有例如是在一特定电流值时具有一可调整的温度系数范围的可调整的温度系数。此外，此集成电路的时钟电路在具有控制介于在时序电路中两个参考信号之间切换的充电及/或放电速率的电流的多重版本下操作。
文档编号H03K3/012GK103078607SQ20111032724
公开日2013年5月1日 申请日期2011年10月25日 优先权日2011年10月25日
发明者陈重光 申请人:旺宏电子股份有限公司