专利名称：高精度倍频处理的软件实现的制作方法
技术领域：
本发明涉及一种高精度倍频处理的软件实现方法。
背景技术：
在数字电路中，时钟脉冲信号是最重要的信号之一。一个数字电路往往需要多种频率的脉冲作为驱动，但一个晶振的频率是固定的，使用多个不同频率的晶振来产生多种脉冲的方法，无论是从经济上，还是从电路体积结构上讲都是不合理的。因此往往采用一个高频晶振产生一种高频率的脉冲，再利用其他的倍频方法进行倍频，从而产生各种不同频率的脉冲，是一种常用的方法。具体在发动机与旋转机械性能测试分析过程中，转速是一个不可或缺的测量参数。对转速的测量有着相当的精度要求，对于包含转速测量的性能分析中，倍频技术是重要的分析手段和技术参数。目前实现倍频的方法有许多种，可以通过附加倍频电路的方式来达到分频的目的，也可以利用软件进行倍频的设计。
发明内容
为了达到倍频的目的，有硬件和软件两种方法可以选择。硬件通过增加一个倍频电路，通常有傅立叶等三种算法来实现。软件则是利用硬件频率，定时触发一定的时间中断，从而达到倍频的目的。通常来说，硬件实现的方法比较稳定并且减少了软件控制的复杂性，而软件实现的方法较硬件实现而言更为经济且设计不存在冗余。本文提出了一种纯软件实现的方法，以角度采样为例，能够在保证倍频稳定的条件下，大幅提高一般软件实现的精度。
图1为序号倍频详细流程图。图2为采样数据-角度关联信息。图3为采样数据-时间关联信息。图4-5为保存于内存中的数据格式举例。
具体实施例方式下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。实施例:如图1，首先给出了倍频的主要流程。在一个周期内，即4冲程2个360度的区间内，一般可以截取到60各齿的角度信号，即每12度一信号，这是完全不能达到采样说需要的要求的。
于是我们对于12度的角度信号进行倍频处理，最快能够达到I周期内14400个采样的精度，即0.1度采样水准。在处理中，所需要的采样分析的参数包括:1.设定采样的频率(PusleNum)2.周期信号的时间(CycleTime)3.计测脉冲周期时间(PusleTime = CycIeTime/PuIseNum)4.处理角度脉冲信号5.延迟时间对于采样得到的数据，为了能够匹配告诉采样，需要利用内存对数据进行存储，存储内容包括如下:1.角度关联信息此部分信息如图2所示。I)当前转速(Rpm)精度:± Irpm2)当前周期内计测脉冲周期时间(PulseTime)精度:20nS3)計测脉冲周期.角度信息4)角度脉冲内的计测脉冲数:全部周期的总数需与实际计测脉冲数一致5)角度脉冲周期(AngleTime)精度:20nS2.时间关联信息此部分主要保存了计测脉冲的周期.角度信息，如图3所示。根据如上方法，每个周期的保存格式如下:
权利要求
1.数字电路中，时钟脉冲信号是最重要的信号之一，一个数字电路往往需要多种频率的脉冲作为驱动，但一个晶振的频率是固定的，使用多个不同频率的晶振来产生多种脉冲的方法，无论是从经济上，还是从电路体积结构上讲都是不合理的，因此往往采用一个高频晶振产生一种高频率的脉冲，再利用其他的倍频方法进行倍频，从而产生各种不同频率的脉冲，是一种常用的方法。
2.倍频算法是采用VerilogHDL描述语言，采用参数化设计思想实现的一种软件化的倍频方法，具有占用资源少的特点，所谓参数化是指程序中的精度要求可以直接通过对参数设定改变而实现，从而满足不同的需求。
3.际应用中，此种算法可嵌入到任何一个集成系统中，采用不同的VerilogHDL程序语句，可以实现相同的倍频功能，但综合后，其所占用的逻辑单元数却差别很大，而体积大小是嵌入式系统的一个重要指标。
4.频软件的设计思想是对输入脉冲的没N/2个周期相应一次，利用简单的边沿触发来控制输出，即对输入脉冲进行计数，没输入N/2个脉冲，输出反转一次，则输出脉冲频率是输入脉冲频率的1/N倍，从而实现了 N倍频。
全文摘要
在数字电路中，时钟脉冲信号是最重要的信号之一。一个数字电路往往需要多种频率的脉冲作为驱动，但一个晶振的频率是固定的，使用多个不同频率的晶振来产生多种脉冲的方法，无论是从经济上，还是从电路体积结构上讲都是不合理的。因此往往采用一个高频晶振产生一种高频率的脉冲，再利用其他的倍频方法进行倍频，从而产生各种不同频率的脉冲，是一种常用的方法。本文通过以发动机与旋转机械的转速测量为例，给出了角度倍频的具体方法。此种方法可应用于各种嵌入式系统当中，相当程度提高了倍频的精度，同时简化了系统集成的复杂性，在设计上，这种方法也相应缩短了设计周期。
文档编号H03K5/13GK103095258SQ20111034423
公开日2013年5月8日 申请日期2011年11月4日 优先权日2011年11月4日
发明者邵永松 申请人:镇江润欣科技信息有限公司