专利名称：静电侦测电路的制作方法
技术领域：
本发明涉及电子技术领域，特别涉及一种静电侦测电路。
背景技术：
在集成电路(integrated circuit, IC)设计中，为了避免静电进到IC时损坏IC,通常都利用一个静电侦测电路去侦测静电的发生，并触发IC内部的静电保护电路将静电电流导入接地，以消除静电。由于静电事件的发生通常会持续一段时间的，因此大部分静电侦测电路都是基于充电时间常数来设计的。传统的静电侦测电路利用电阻与电容来实现所需的充电时间常数(T = R1*C)。然而，静电事件发生的时间至少在200ns以上，因而需要大的电阻或电容来实现此静电侦测电路，而大的电阻和电容所占用电路板的面积也较大，对应地，在高压应用上所需要的面积会比低压应用上大很多。因此，在实际应用的IC上将会受到设计尺寸的制约，并且利用电阻和电容来实现的静电侦测电路只能操作在其所设计的充电时间常数的周期中，有较大的局限性。
发明内容
鉴于此，有必要提供一种不受限于充电时间常数的静电侦测电路。一种静电侦测电路，其包括串联连接于电源线与地线之间的电阻及开关单元，当电源线上存在静电时，该开关单元导通，使得该电阻的两端产生侦测电压，该侦测电压用于触发一静电保护电路消除静电或一控制电路保存数据。上述静电侦测电路，通过一开关单元来取代现有技术中的电容，因此不会受限于充电时间常数。只要电源线上存在静电，开关单元就会导通，使得电阻的两端产生侦测电压，从而触发静电保护电路消除静电或一控制电路保存数据，避免了静电对IC造成的影响。
图1为第一较佳实施方式的静电侦测电路的功能模块图。图2为图1所示静电侦测电路的第一较佳实施方式的电路图。图3为图1所示静电侦测电路的第二较佳实施方式的电路图。图4为图1所示静电侦测电路的第三较佳实施方式的电路图。图5为图1所示静电侦测电路的第四较佳实施方式的电路图。图6为第二较佳实施方式的静电侦测电路的功能模块图。图7为图6所示静电侦测电路的第一较佳实施方式的电路图。图8为图6所示静电侦测电路的第二较佳实施方式的电路图。图9为图6所示静电侦测电路的第三较佳实施方式的电路图。图10为图6所示静电侦测电路的第四较佳实施方式的电路图。
图11为图1或图6所示静电侦测电路进一步包括多个缓冲器的电路图。
主要元件符号说明
静电侦测电路10,20
电阻R1、R2
电源线Vdd
地线Vss
开关单元12,24
静电保护电路或控制电路30
PMOS 管QPl, QP2， · · QPn
NMOS 管QNl，QN2， · · QNn
二极管Dl，D2，···Dn
缓冲器B1、B2、···Bn
如下具体实施方式
将结合上述附图进一步说明本发明。
具体实施例方式如图1所示，其为第一较佳实施方式的静电侦测电路10的功能模块图。静电侦测电路10包括电阻Rl及开关单元12。电阻Rl的第一端通过开关单元12连接电源线Vdd，电阻Rl的第二端连地线Vss。当电源线Vdd上存在静电时，开关单元12导通，使得电阻Rl的两端产生侦测电压。上述侦测电压用于触发一静电保护电路30消除静电或一控制电路30及时保存数据，防止数据丢失。如图2所示，第一较佳实施方 式的开关单元12包括依次串联连接的多个PMOS管QPl, QP2，... QPn,每个PMOS管的栅极与漏极连接。电源线Vdd与其相邻的PMOS管QPl的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接，电阻Rl的第一端与其相邻的PMOS管QPn的漏极连接。当电源线Vdd上存在静电时，多个PMOS管Qpl，Qp2，. . . Qpn均导通，电阻Rl的两端产生侦测电压。当电源线Vdd上不存在静电时，多个PMOS管QP1，QP2，... QPn均截止，电阻Rl的两端不会产生侦测电压。如图3所示，第二较佳实施方式的开关单元12包括依次串联连接的多个NMOS管QNl, QN2, . . . QNn,每个NMOS管的栅极与漏极连接，电源线Vdd与其相邻的NMOS管QNl的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接，电阻Rl的第一端与其相邻的NMOS管QNn的源极连接。当电源线Vdd上存在静电时，多个NMOS管QN1，QN2，. . .QNn均导通，电阻Rl的两端产生侦测电压。当电源线Vdd上不存在静电时，多个NMOS管QN1，QN2, ... QNn均截止，电阻Rl的两端不会产生侦测电压。如图4所示，第三较佳实施方式的开关单元12包括依次串联连接的多个PMOS管Qpl，Qp2，... Qpn及多个NMOS管Qnl，Qn2，· · · Qnn0每个PMOS管的栅极与漏极连接，每个NMOS管的栅极与漏极连接。电源线Vdd与其相邻的PMOS管Qpl的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接。PMOS管Qpn的漏极与NMOS管Qnl的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接。电阻Rl的第一端与NMOS管Qnn的源极连接。可以理解的是，NMOS管的数量也可以是一个。当电源线Vdd上存在静电时，多个PMOS管Qpl，Qp2，. . . Qpn及多个NMOS管Qnl，Qn2，. . . Qnn均导通，电阻Rl的两端产生侦测电压。当电源线Vdd上不存在静电时，多个PMOS管Qpl，Qp2，. . . Qpn及多个NMOS管Qnl，Qn2，. . . Qnn均截止，电阻Rl的两端不会产生侦测电压。可以理解的是，PMOS管的数量也可以是一个。如图5所示，第四较佳实施方式的开关单元12包括依次串联连接的多个二极管Dl, D2，...Dn，电源线Vdd与其相邻的二极管Dl的阴极连接；每个二极管的阴极与其相邻的二极管的阳极连接，每个二极管的阳极与其相邻的二极管的阴极连接；电阻Rl的第一端与其相邻的二极管Dn的阳极连接。当电源线Vdd上存在静电时，多个二极管D1，D2，. . . Dn被反向击穿，电阻Rl的两端产生侦测电压。如图6所示，其为第二较佳实施方式的静电侦测电路20的功能模块图。静电侦测电路20包括电阻R2及开关单元24，电阻R2的第一端连接电源线Vdd，电阻R2的第二端通过开关单元24连地线Vss。当电源线Vdd上存在静电时，开关单元24导通，使得电阻R2的两端产生侦测电压。上述侦测电压用于触发一静电保护电路30消除静电或一控制电路30及时保存数据，防止数据丢失。如图7所示，第一较佳实施方式的开关单元24包括依次串联连接的多个PMOS管QPl, QP2，... QPn,每个PMOS管的栅极与漏极连接。电阻R2的第二端与其相邻的PMOS管QPl的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接，地线Vss与其相邻的PMOS管QPn的漏极连接。当电源线Vdd上存在静电时，多个PMOS管Qpl，Qp2，...Qpn均导通，电阻R2的两端产生侦测电压。当电源线Vdd上不存在静电时，多个PMOS管QP1，QP2，... QPn均截止，电阻R2的两端不会产生侦测电压。如图8所示，第二较佳实施方式的开关单元24包括依次串联连接的多个NMOS管QNl, QN2,.. . QNn，每个NMOS管的栅极与漏极连接，电阻R2的第二端与其相邻的NMOS管QNl的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接，地线Vss与其相邻的NMOS管QNn的源极连接。当电源线Vdd上存在静电时，多个NMOS管QN1，QN2, ... QNn均导通，电阻R2的两端产生侦测电压。当电源线Vdd上不存在静电时，多个NMOS管QN1，QN2, ... QNn均截止，电阻R2的两端不会产生侦测电压。如图9所示，第三较佳实施方式的开关单元24包括依次串联连接的多个PMOS管Qpl，Qp2，... Qpn及多个NMOS管Qnl，Qn2，· · · Qnn0每个PMOS管的栅极与漏极连接，每个NMOS管的栅极与漏极连接。电阻R2的第二端与PMOS管Qpl的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接。PMOS管Qpn的漏极与NMOS管Qnl的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接。地线Nss与NMOS管Qnn的源极连接。可以理解的是，NMOS管的数量也可以是一个。当电源线Vdd上存在静电时，多个PMOS管Qpl, Qp2,... Qpn及多个NMOS管Qnl, Qn2,... Qnn均导通，电阻R2的两端产生侦测电压。当电源线Vdd上不存在静电时，多个PMOS管Qpl，Qp2，. . . Qpn及多个NMOS管Qnl，Qn2，... Qnn均截止，电阻R2的两端不会产生侦测电压。可以理解的是，PMOS管的数量也可以是一个。如图10所示，第四较佳实施方式的开关单元24包括依次串联连接的多个二极管Dl，D2，. . . Dn,电阻R2的第二端与其相邻的二极管Dl的阴极连接；每个二极管的阴极与其相邻的二极管的阳极连接，每个二极管的阳极与其相邻的二极管的阴极连接；地线Vss与其相邻的二极管Dn的阳极连接。当电源线Vdd上存在静电时，多个二极管D1，D2，. . . Dn被反向击穿，电阻Rl的两端产生侦测电压。上述静电侦测电路10或20，通过一开关单元来取代现有技术中的电容，因此不会受限于充电时间常数。只要电源线上存在静电，开关单元就会导通，使得电阻的两端产生侦测电压，从而触发静电保护电路消除静电或一控制电路保存数据，避免了静电对IC造成的影响。如图11所示，其为图1或图6所示静电侦测电路进一步包括多个缓冲器B1、B2、... Bn的电路图。静电侦测电路40还包括连接于电阻与开关单元之间的侦测输出端42，多个缓冲器B1、B2、. . . Bn依次串联连接于侦测输出端42与静电保护电路或控制电路30之间。每个缓冲器作信号反向或增加推力来触发静电保护电路或控制电路30。每个缓冲器包括第一电源输入端、第二电源输入端、输入端及输出端，每个缓冲器的第一电源输入端连接电源线Vdd，每个缓冲器的第二电源输入端连地线Vss ;该侦测输出端42与其相邻的缓冲器BI的输入端连接，每个缓冲器的输入端与其相邻的缓冲器的输出端连接，每个缓冲器的输出端与其相邻的缓冲器的输入端连接，静电保护电路或控制电路30与其相邻的缓冲器Bn的输出端连接。每个缓冲器还包括PMOS管及NMOS管，PMOS管的栅极与NMOS管的栅极连接，PMOS管的栅极连接输入端，PMOS管的源极与电源线Vdd连接，PMOS管的漏极与NMOS管的漏极连接，NMOS管的源极与地线Vss连接，PMOS管的漏极连接输出端。例如，缓冲器BI包括输入端BI1、输出端B12、PM0S管Qpl及NMOS管Qnl。PMOS管Qpl及NMOS管Qnl的栅极连接输入端Bll，PMOS管Qpl的源极连接电源线Vdd，PMOS管Qpl的漏极连接NMOS管Qnl的漏极，NMOS管Qnl的源极与地线Vss连接，缓冲器BI的输出端B12与缓冲器B2的输入端B21连接。本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。
权利要求
1.一种静电侦测电路，其包括串联连接于电源线与地线之间的电阻及开关单元，当电源线上存在静电时，该开关单元导通，使得该电阻的两端产生侦测电压，该侦测电压用于触发一静电保护电路消除静电或一控制电路保存数据。
2.如权利要求1所述的静电侦测电路，其特征在于该电阻的第一端通过开关单元连接电源线，该电阻的第二端连接地线。
3.如权利要求2所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个PMOS管，每个PMOS管的栅极与漏极连接，该电源线与其相邻的PMOS管的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接，该电阻的第一端与其相邻的PMOS管的漏极连接。
4.如权利要求2所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个NMOS管，每个NMOS管的栅极与漏极连接，该电源线与其相邻的NMOS管的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接，该电阻的第一端与其相邻的NMOS管的源极连接。
5.如权利要求2所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个PMOS管及至少一个NMOS管，每个PMOS管的栅极与漏极连接，该至少一个NMOS管的栅极与漏极连接，该电源线与其相邻的PMOS管的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接，该至少一个NMOS管的漏极与其相邻的PMOS管的漏极连接，该至少一个NMOS管的源极与电阻的第一端连接。
6.如权利要求2所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的至少一个PMOS管及多个NMOS管，该至少一个PMOS管的栅极与漏极连接，每个NMOS管的栅极与漏极连接，该电源线与该至少一个PMOS管的源极连接，该至少一个PMOS管的漏极与其相邻的NMOS管的漏极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，该电阻的第一端与其相邻的NMOS管的源极连接。
7.如权利要求2所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个二极管，该电源线与其相邻的二极管的阴极连接；每个二极管的阴极与其相邻的二极管的阳极连接，每个二极管的阳极与其相邻的二极管的阴极连接；该电阻的第一端与其相邻的二极管的阳极连接。
8.如权利要求1所述的静电侦测电路，其特征在于该电阻的第一端连接电源线，该电阻的第二端通过开关单元连接地线。
9.如权利要求8所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个PMOS管，每个PMOS管的栅极与漏极连接，该电阻的第二端与其相邻的PMOS管的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接，该地线与其相邻的PMOS管的漏极连接。
10.如权利要求8所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个NMOS管，每个NMOS管的栅极与漏极连接，该电阻的第二端与其相邻的NMOS管的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接，该地线与其相邻的NMOS管的源极连接。
11.如权利要求8所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个PMOS管及至少一个NMOS管，每个PMOS管的栅极与漏极连接，该至少一个NMOS管的栅极与漏极连接，该电阻的第二端与其相邻的PMOS管的源极连接，每个PMOS管的源极与其相邻的PMOS管的漏极连接，每个PMOS管的漏极与其相邻的PMOS管的源极连接，该至少一个NMOS管的漏极与其相邻的PMOS管的漏极连接，该至少一个NMOS管的源极与地线连接。
12.如权利要求8所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的至少一个PMOS管及多个NMOS管，该至少一个PMOS管的栅极与漏极连接，每个NMOS管的栅极与漏极连接，该电阻的第二端与该至少一个PMOS管的源极连接，该至少一个PMOS管的漏极与其相邻的NMOS管的漏极连接，每个NMOS管的源极与其相邻的NMOS管的漏极连接，每个NMOS管的漏极与其相邻的NMOS管的源极连接，该地线与其相邻的NMOS管的源极连接。
13.如权利要求8所述的静电侦测电路，其特征在于该开关单元包括依次串联连接的多个二极管，该电阻的第二端与其相邻的二极管的阴极连接；每个二极管的阴极与其相邻的二极管的阳极连接，每个二极管的阳极与其相邻的二极管的阴极连接；该地线与其相邻的二极管的阳极连接。
全文摘要
一种静电侦测电路，其包括串联连接于电源线与地线之间的电阻及开关单元，当电源线上存在静电时，该开关单元导通，使得该电阻的两端产生侦测电压，该侦测电压用于触发一静电保护电路消除静电或一控制电路保存数据。
文档编号H03K19/003GK103036552SQ20111034973
公开日2013年4月10日 申请日期2011年11月8日 优先权日2011年10月3日
发明者黄靖骅 申请人:天钰科技股份有限公司