专利名称：电流型数模转换器的制作方法
技术领域：
本发明涉及数模转换电路技术领域，特别涉及一种电流型数模转换器。
背景技术：
随着信号处理技术和通信技术的不断发展，数字信号和模拟信号之间的接口技术成为制约数模混合系统的瓶颈。为了满足高速高精度的数据转换要求，数模转换器和模数转换器需要达到尽可能高的速度和精度。在现代高速数模转换器中，电流型数模转换器成为广大工程师的首选结构，因为它可以直接驱动阻性负载，并且具有较快的速度。常见的电流型数模转换器结构如附图1所示，主要包括以下几个部分输入数字信号译码和缓冲模块(decoder)、电流源开关阵列(current source and switch unit array)。其中，电流源开关阵列中包括多个电流源开关单元，每个电流源开关单元包括电流源和开关，开关在控制信号的作用下将电流源输出的电流送往数模转换器的正输出端或负输出端；输入数字信号译码模块用于将输入的数字信号进行译码和再处理(包括同步和电平转换等)，使得输出的信号可以直接作为电流源开关阵列中的开关的控制信号。数模转换器的正输出端和负输出端中的任一个输出都可以作为数模转换器的输出，也可以使用这两个输出端的差值作为数模转换器的输出。数模转换器的性能通常从静态特性和动态特性两方面来衡量，考虑到电路是非理想的，数模转换器总会有一些非线性的失真，比如，由于电流源的电流值大小不匹配造成通常会造成静态非线性，这些非线性失真会影响数模转换器的总体性能。而数模转换器的动态特性，通常用SFDR(Spurious-free Dynamic Range，无杂散动态范围)来描述，一般情况下无杂散动态范围越小，动态非线性越明显，数模转换器效果也越不稳定。在传统的电流型 DAC (Digital to Analog Converter，数模转换器)中，当频率升高时，无杂散动态范围会迅速下降，下降的原因主要有三个一是电路的开关动作引入的与信号非线性相关的分量； 二是数模转换器有限的输出阻抗与输入信号相关；三是数模转换器中控制信号或输出电流不同步。因此，为了提高输出的动态范围，提高数模转换器的工作频率，电路应该在这两方面改进。为了尽可能地减少上述第一条因素的对SFDR的恶化，在公开号为US6061010A的美国专利文献中，Adams等人提出了一种使用Dual Return-to-Zero技术(或称Delayed Return-to-Zero技术)的数模转换器。其基本技术思路是DAC的输出是两路RTZ (Return to Zero，归零)信号的和，其中一路RTZ信号在时钟的正半周期正常输出，在时钟的负半周期置为零；另一路RTZ信号在时钟的正半周期置为零，在时钟的负半周期正常输出(该技术还可以在一个时钟周期内使用更多路的RTZ信号)。根据该专利的描述，在方案中，所有的 RTZ信号的差别仅仅是时钟上的延迟，在信号形式上是完全相同的。这种技术在一定程度上减小了非线性失真，提高了 SFDR，但是也存在一些问题。首先是DAC通常需要一个更高频率(例如2倍或更多倍)的时钟信号以生成控制两路或更多路RTZ信号；其次，各路RTZ 信号的转换引入了更多的噪声虽然这些噪声与信号不相关，但是却增加了噪底的能量大小，减小了信号与总体噪声的大小比值；最后，DAC的归零和稳定是在不超过半个时钟周期内完成的，这使得DAC的工作速度较高，设计难度增加。此夕卜，Wei-Hsin Tseng 等人还提出了 DRRZ(Digital Random Return-to-Zero, 数字随机归零)技术(见发表于2010年JTCASII上的A CMOS 8-Bit 1. 6-GSs DAC With Digital Random Return-to-Zero，以及发表在 ISSCC2011 上的 A 12b 1. 25GSs DAC in 90nm CMOS with 70dBSFDR up to 500MHz)，将开关的开启和断开动作导致的失真打散到整个频谱中，能够有效提SFDR。其基本技术思路是在时钟的正半周期，DAC正常输出信号； 在时钟的负半周期，通过DRZ (Digital Return-to-Zero，数字归零)的方式使得DAC的输出归零。在使用数字归零的方式使输出归零时，具体的方式是通过数字随机编码，随机地选择 DAC中一半的电流送往DAC的正输出端，同时选择剩下的一半的电流送往DAC的负输出端。 由于送往DAC的正负输出端的电流大小一样，因此DAC的差分输出值为零，S卩“归零”。DRRZ 技术在一定程度上减小了非线性失真，提高了 SFDR，但是也存在一些问题，首先就是DAC输出的信号能量与传统DAC输出的信号能量相比减小了一半；其次，DAC的归零和稳定是在半个时钟周期内完成的，这使得DAC的工作速度较高，设计难度增加。
发明内容
(一)要解决的技术问题针对现有技术的上述缺陷，本发明为了解决现有技术中改善DAC动态特性设计难度较大的技术问题，提供了一种电流型数模转换器，采用DDRC(Dual Digital Random Complementation，双数字随机互补)技术，在不增加DAC设计难度的情况下提高了电路的无杂散动态范围。( 二 )技术方案为实现上述目的，本发明采用如下技术方案一种电流型数模转换器，所述电流型数模转换器包括具有相同结构以及相同数字输入信号和时钟输入信号的两个子数模转换器，每个子数模转换器包括译码器和电流源开关阵列，电流源开关阵列的每一单元包括至少一个电流源和至少一对开关；译码器将相应子数模转换器的数字输入信号转换成控制信号以控制电流源开关阵列中开关单元的开关，使电流源开关阵列中的至少一个电流源将电流输出到相应子数模转换器的正输出端或负输出端；其中，第一子数模转换器的正输出端和第二子数模转换器的正输出端相连作为整体电流型数模转换器的正输出端，第一子数模转换器的负输出端和第二子数模转换器的负输出端相连作为整体电流型数模转换器的负输出端；两个子数模转换器的差分电流之和， 组合出所述电流型数模转换器的差分输出；并且，第一子数模转换器在第奇数个时钟周期输出与数字信号相应的模拟电流， 在第偶数个时钟周期使输出电流复位，复位时通过电流源开关阵列中开关的控制信号使电流源开关阵列中一部分电流源的电流送往正输出端，使电流源开关阵列中另一部分电流源的电流送往负输出端，并且所述第一子数模转换器每次复位时送往正输出端的电流与上一次复位时相同，送往负输出端的电流也与上一次复位时相同；并且，第二子数据转换器在第偶数个时钟周期输出与数字信号相应的模拟电流，在第奇数个时钟周期输出使电流复位，复位时通过电流源开关阵列中开关的控制信号使电流源开关阵列中一部分电流源的电流送往正输出端，使电流源开关阵列中另一部分电流源的电流送往负输出端，并且所述第二数模转换器每次复位时送往正输出端的电流与上一次复位时相同，送往负输出端的电流也与上一次复位时相同。优选地，所述的第一子数模转换器和第二子数模转换器的译码器合并成一个整体译码器。优选地，每个子数模转换器在电流源开关阵列复位时，电流送往正输出端的电流源与送往负输出端的电流源是随机选择的。优选地，每个子数模转换器复位时送往正输出端的电流大小与送往负输出端的电流大小相同。优选地，第一子数模转换器和第二子数模转换器在复位时，使电流送往数模转换器的正输出端或负输出端的控制信号由伪随机信号生成器生成。优选地，所述伪随机信号生成器为线性反馈移位寄存器。(三)有益效果本发明的方案中，利用两个子数模转换器的输出电流汇集到一起的双数字随机互补技术，在无需提高数模转换器工作速度要求的情况下提高了无杂散动态范围，采用简单的结构实现了数模转换器动态特性的提升，电路设计较易实现且控制方式简单，具有很强的应用前景。
图1为现有技术中电流型数模转换器的典型结构图；图2为本发明中电流型数模转换器的电流源开关阵列中电流源开关单元结构图；图3为本发明中电流型数模转换器的输出信号生成方式示意图；图4为本发明中电流型数模转换器电路中控制信号示意图；图5为本发明中相关控制信号生成时使用的功能真值表。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明提出了一种电流型数模转换器，实际上是将两个子数模转换器的输出电流汇集到一起的一种数模转换器,采用DDRC(Dual Digital Random Complementation，双数字随机互补)技术，在不增加DAC设计难度的情况下提高了电路的无杂散动态范围。本发明的电流型数模转换器中第一子数模转换器的正输出端和第二子数模转换器的正输出端相连，第一子数模转换器的负输出端和第二子数模转换器的负输出端相连；由于本发明的电流型数模转换器包括的两个子数模转换器的电流源开关阵列的结构是一样的，因此可将两个子数模转换器的相应的电流源开关阵列合并即得到整体数模转换器的电流源开关阵列。更具体地，参见附图2，本发明专利提出的电流型数模转换器的电流源开关阵列中的每一个电流源开关单元包括第一电流源11、与第一电流源11相连的一对开关(第一开关 Sl和第二开关S2)、第二电流源12和与第二电流源12相连的一对开关(第三开关S3和第四开关S4)；其中第一电流源Il和与第一电流源Il相连的开关Sl和S2对应于第一子数模转换器的电流源开关阵列中的一个电流源开关单元，第二电流源12和与第二电流源12相连的开关S3和S4对应于第二子数模转换器的电流源开关阵列中的一个电流源开关单元； 第一电流源Il和第二电流源12还分别连接到固定电位上；第一开关Sl和第二开关S2还分别受开关控制信号Pl和开关控制信号m的控制；第三开关S3和第四开关S4还分别受开关控制信号P2和开关控制信号N2的控制；并且，开关控制信号Pl和m使得开关Sl导通时S2关闭、开关Sl关闭时S2导通；开关控制信号P2和N2使得开关S3导通时S4关闭、 开关S3关闭时S4导通。上述开关控制信号PI、Nl和P2、N2由数模转换器的译码器生成。通过译码器的设计及控制信号Pl、m和P2、N2的控制，第一个子数模转换器在第奇数个时钟周期正常输出模拟电流，在第偶数个时钟周期使输出电流复位，复位时通过电流源开关阵列中开关的控制信号使电流源开关阵列中一部分电流源的电流送往正输出端，使电流源开关阵列中另一部分电流源的电流送往负输出端，并且所述第一子数模转换器每次复位时送往正输出端的电流相同(即每次复位时送往正输出端的电流为同一值)，送往负输出端的电流也相同 (即每次复位时送往负输出端的电流也为同一值，该值为电流源电流值减去正输出端电流值)；并且，第二子数据转换器在第偶数个时钟周期输出与数字信号相应的模拟电流，在第奇数个时钟周期输出使电流复位，复位时通过电流源开关阵列中开关的控制信号使电流源开关阵列中一部分电流源的电流送往正输出端，使电流源开关阵列中另一部分电流源的电流送往负输出端，并且所述第二数模转换器每次复位时送往正输出端的电流相同(即每次复位时送往正输出端的电流为同一值)，送往负输出端的电流也相同(即每次复位时送往负输出端的电流也为同一值，该值为电流源电流值减去正输出端电流值)。需要说明的是在复位的时候，每个子数模转换器送往正输出端的电流和送往负输出端的电流可相同也可不相同。当送往正输出端的电流和送往负输出端的电流不相同时，等同于最后数模转换器的差分输出中存在一个固定的直流分量，这并不影响实际数模转换器的使用，因为宽带数模转换器通常只利用其交流输出。附图3给出了本发明的电流型数模转换器采用DDRC技术工作时的一个输出信号生成的实例。在附图3中，时钟信号CLK固定地提供着系统工作的频率同步信号，奇偶信号在每个时钟周期开始时跳变，以表明当前时钟周期的奇偶；奇偶信号可直接由时钟信号 CLK 二分频而得到。NRZ (None Return to Zero，不归零)输出信号和RZ输出信号均表明了该实例中本发明的电流型数模转换器要输出的数字信号序列为1、3、2、4、1、0。本发明的电流型数模转换器在工作时，第一子数模转换器在第1、3、5时钟周期输出代表当前周期数字信号值(1、2、1)的电流输出信号，在第2、4、6时钟周期输出信号归零；第二子数模转换器在第1、3、5时钟周期输出信号归零，在第2、4、6时钟周期输出代表当前周期数字信号值(3、4、 0)的电流输出信号。整个电流型数模转换器将两个子数模转换器的输出电流汇集到一起， 得到最终的电流输出信号。附图4给出了附图2中本发明的数模转换器对应的电流源开关阵列中的一个电流源开关单元的相应的控制信号示意图。时钟信号CLK和奇偶信号处理同前文。其中，开关控制信号Pl在第奇数个时钟周期时等同于传统非归零的数模转换器的控制信号P_NRZ (即与附图3中NRZ输出信号对应的控制信号)，在第偶数个时钟周期时等同于随机控制信号 (即复位控制信号)；开关控制信号P2在第奇数个第时钟周期等同于随机控制信号(即复位控制信号)，在第偶数个时钟周期等同于传统非归零的数模转换器的控制信号P_NRZ。随机控制信号由伪随机信号生成器(PRNG，Pseudo Random Number Generator)，如线性反馈移位寄存器(LFSR，Linear Feedback Shift Register)等生成。由于前面提到随机控制信号(即复位控制信号)所控制的支路对整体DAC的差分输出并没有影响(直流分量除外)， 因此，附图2中两个支路整体的差分输出值与传统非归零的数模转换器的电流源开关阵列一个单元的差分输出值相同(直流分量除外)。附图5以功能表的形式给出了附图4中开关控制信号PI、P2的生成方式。附图4和5未给出开关控制信号m和N2的示意，在生成开关控制信号附和N2的时候，只需保证Sl关闭时S2导通、Sl导通时S2关闭、S3关闭时 S4导通、S3导通时S4关闭即可，即开关控制信号m是开关控制信号Pl的反相信号，开关控制信号N2是开关控制信号P2的反相信号。在使用了本发明的DDRC技术后，整体DAC的输出信号中，开关的通断过程引入的非线性失真被极大地减小。这是因为组成整体DAC的任何一路子DAC均使用了随机复位技术。通过随机复位，开关通断所引入的非线性失真会被打散到整个DAC的通带中。这与 Wei-Hsin Tseng等人提出DRRZ技术原理类似，但另一方面，本发明的DDRC技术比DRRZ更具优势本发明技术方案中的开关引入的噪声的量与DRRZ相同，但是信号能量却比DRRZ 高了 100%，因此SFDR亦可高6dB以上；而且本发明的DDRC技术不要求信号在半个时钟周期内完成转换，而是在一个时钟周期内完成转换，这就减轻了 DAC工作速度的要求；最后， DRRZ技术要求在归零时DAC送往正负电流输出端的电流大小一样，即差分输出值为零，但是本专利技术中任一子DAC在复位时允许其送往整体DAC正负电流输出端的电流大小不一样，即子DAC的差分输出值可不为零。此外，本发明中的DDRC技术与Adams等人提出的Dual Return-to-Zero技术是完全不同的，主要的不同点主要有如下几个方面1、Adams等人提出的Dual Return-to-Zero 技术使用的是波形完全相同、但是存在不同延时的若干个RTZ信号的累加，而本发明使用的是波形完全不相同的子DAC的信号的累加；2、Adams等人提出的DualReturn-to-kro 技术中RTZ信号在每个时钟周期内均归零，然而本发明在整个时钟周期内正常输出或者在整个时钟周期内复位到可不为零的某个直流状态；3、Adams等人提出的Dual Return-to-Zero技术未使用随机化的技术，其提供的归零方式是在模拟电路中使用旁路开关的方式来实现的；而本发明使用了数字电路中的随机化技术，模块电路与传统的非归零电路结构是一致的，并不需要使用旁路开关。和Adams等人提出的Dual Return-to-Zero技术相比，本发明所具有的优势包括1、信号转换不需要在半个周期内完成，而是在一个周期内完成，这就极大地减轻了 DAC工作速度的要求；2、电流开关控制信号成对出现，这与传统的DAC相同，本发明和传统的DAC设计技术相比，除了多出一路子DAC外，需要改动的电路仅是数字电路部分，这使得电路设计容易进行，而Adams等人提出的Dual Return-to-Zero 技术需要额外的旁路控制信号，其生成方式复杂，时序不易控制；3、本发明使用了数字电路中的随机化技术，模块电路与传统的非归零电路结构是一致的，并不需要使用旁路开关。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种电流型数模转换器，其特征在于，所述电流型数模转换器包括具有相同结构以及相同数字输入信号和时钟输入信号的两个子数模转换器，每个子数模转换器包括译码器和电流源开关阵列，其中电流源开关阵列的每一单元包括至少一个电流源和至少一对开关；译码器将相应子数模转换器的数字输入信号转换成控制信号以控制电流源开关阵列中的开关，使电流源开关阵列中的至少一个电流源将电流输出到相应子数模转换器的正输出端或负输出端；其中，第一子数模转换器的正输出端和第二子数模转换器的正输出端相连作为整体电流型数模转换器的正输出端，第一子数模转换器的负输出端和第二子数模转换器的负输出端相连作为整体电流型数模转换器的负输出端；两个子数模转换器的差分电流之和，组合出所述电流型数模转换器的差分输出；并且，第一子数模转换器在第奇数个时钟周期输出与数字信号相应的模拟电流，在第偶数个时钟周期使输出电流复位，复位时通过电流源开关阵列中开关的控制信号使电流源开关阵列中一部分电流源的电流送往正输出端，使电流源开关阵列中另一部分电流源的电流送往负输出端，并且所述第一子数模转换器每次复位时送往正输出端的电流与上一次复位时相同，送往负输出端的电流也与上一次复位时相同；并且，第二子数据转换器在第偶数个时钟周期输出与数字信号相应的模拟电流，在第奇数个时钟周期输出使电流复位，复位时通过电流源开关阵列中开关的控制信号使电流源开关阵列中一部分电流源的电流送往正输出端，使电流源开关阵列中另一部分电流源的电流送往负输出端，并且所述第二数模转换器每次复位时送往正输出端的电流与上一次复位时相同，送往负输出端的电流也与上一次复位时相同。
2.根据权利要求1所述的电流型数模转换器，其特征在于，所述的第一子数模转换器和第二子数模转换器的译码器合并成一个整体译码器。
3.根据权利要求1或2所述的电流型数模转换器，其特征在于，每个子数模转换器在电流源开关阵列复位时，电流送往正输出端的电流源与送往负输出端的电流源是随机选择的。
4.根据权利要求1或2所述的电流型数模转换器，其特征在于，每个子数模转换器复位时送往正输出端的电流大小与送往负输出端的电流大小相同。
5.根据权利要求3所述的电流型数模转换器，其特征在于，每个子数模转换器复位时送往正输出端的电流大小与送往负输出端的电流大小相同。
6.根据权利要求1或2所述的电流型数模转换器，其特征在于，第一子数模转换器和第二子数模转换器在复位时，使电流送往数模转换器的正输出端或负输出端的控制信号由伪随机信号生成器生成。
7.根据权利要求3所述的电流型数模转换器，其特征在于，第一子数模转换器和第二子数模转换器在复位时，使电流送往数模转换器的正输出端或负输出端的控制信号由伪随机信号生成器生成。
8.根据权利要求4所述的电流型数模转换器，其特征在于，第一子数模转换器和第二子数模转换器在复位时，使电流送往数模转换器的正输出端或负输出端的控制信号由伪随机信号生成器生成。
9.根据权利要求5所述的电流型数模转换器，其特征在于，第一子数模转换器和第二子数模转换器在复位时，使电流送往数模转换器的正输出端或负输出端的控制信号由伪随机信号生成器生成。
10.根据权利要求8所述的电流型数模转换器，其特征在于，所述伪随机信号生成器为线性反馈移位寄存器。
全文摘要
本发明涉及数模转换电路技术领域，特别涉及一种电流型数模转换器。本发明的电流型数模转换器包括具有相同结构以及相同数字输入信号和时钟输入信号的两个子数模转换器；其中，第一子数模转换器的正输出端和第二子数模转换器的正输出端相连，第一子数模转换器的负输出端和第二子数模转换器的负输出端相连；两个子数模转换器的差分电流之和，组合出所述电流型数模转换器的差分输出。本发明中，利用两个子数模转换器的输出电流汇集到一起的双数字随机互补技术，在无需提高数模转换器工作速度要求的情况下提高了无杂散动态范围，采用简单的结构实现了数模转换器动态特性的提升，电路设计较易实现且控制方式简单，具有很强的应用前景。
文档编号H03M1/66GK102394652SQ20111035600
公开日2012年3月28日 申请日期2011年11月10日 优先权日2011年11月10日
发明者乔飞, 李学清, 杨华中, 魏琦 申请人:清华大学