专利名称：一种低杂散小步进频综实现方法
技术领域：
本发明涉及频率合成技术领域，尤其涉及一种低杂散小步进频综实现方法。
背景技术：
随着无线电资源的日益紧张和无线电技术的迅速发展，对无线电信号的测试准确度要求越来越严格，从而对测试系统中本地振荡器的频率分辨率和近端杂散两个指标要求越来越高。本地振荡器的主体是锁相环系统，锁相环系统的频率分辨率和近端杂散基本决定本地振荡器的频率分辨率和近端杂散。如图1所示，锁相环系统一般包括一个高稳定、低相噪的参考模块，一个低通滤波器，一个锁相环芯片和相应频率的VCO (Voltage-Controlled Oscillator，压控振荡器)。 锁相环芯片完成的是图1中虚线框内的功能，R为参考分频器的系数，N为反馈分频器的系数。当锁相环系统稳定后，参考模块输入的初始参考信号fref与VCO的输出频率fv。。的关系
为^%= ,其中，&也是参考分频器输出的参考信号，则为反馈分频器输出的反馈 RNRN信号。频率分辨率是指锁相环系统可以不间断的输出两个载波之间的最小步进。锁相环系统的近端杂散种类很多，包括电源杂散，鉴相频率泄露杂散，小数分频杂散等。电源杂散的抑制通过良好的电源去耦和电源隔离实现；鉴相频率泄露杂散是指在偏离锁相环载波鉴相频率的整数倍处出现的杂散，其抑制一般通过适度减小环路带宽(即锁相环带宽)和适度降低反馈信号的功率实现；小数分频杂散包括环路带宽内、环路带宽外两种，环路带宽外小数分频杂散抑制主要通过适度减小环路带宽抑制，环路带宽内小数分频杂散则很难获得较好的抑制。锁相环输出带有较大的近端杂散，会降低系统的无杂散动态范围，形成测量误差。目前的锁相环系统一般使用DDS (Direct Digital Synthesizer，直接数字频综) 输入的参考信号频率来实现载波输出的高分辨率，其分辨率可达到IHz级别，但DDS作参考一般会带来环路带宽内较大的杂散，从而使载波输出带有较大的近端杂散；对小数分频杂散的抑制一般通过减小环路带宽加以抑制，但过度减小环路带宽会恶化近端相噪，增加锁定时间，导致锁相环系统不稳定。
发明内容
本发明要解决的技术问题是，提供一种低杂散小步进频综实现方法，在不采用DDS 作为参考的情况下，实现高频率分辨率的频率输出，同时降低近端杂散。本发明采用的技术方案是，所述低杂散小步进频综实现方法，锁相环系统包括锁相环芯片、低通滤波器和压控振荡器，锁相环芯片中包括参考分频器、鉴相器和反馈分频器，所述方法包括将恒温晶振作为锁相环系统的参考，并选择一个满足低相噪条件的低通滤波器作为锁相环系统中的低通滤波器；通过调节锁相环系统中锁相环芯片的漏电流，使参考分频器输出的参考信号和反馈分频器输出的反馈信号之间的相位差保持在一个恒定值；将在设定的反馈分频器的反馈分频系数下的输出作为锁相环系统的输出。进一步的，所述低相噪条件，具体包括锁相环系统的输出相噪曲线稳定的表现出在低通滤波器的截止频率处没有相噪鼓包(phase noise hump)，且在低通滤波器的截止频率以内的相噪值比根据锁相环芯片的归一化噪声基底计算出来的理论值相差不超过20dB。进一步的，所述通过调节锁相环系统中锁相环芯片的漏电流，使参考信号和反馈信号之间的相位差保持在一个恒定值，具体包括不断改变锁相环系统中锁相环芯片中与漏电流有关的寄存器的控制字，直到使参考信号比反馈信号提前或滞后到达鉴相器，且提前或滞后的相位值为-20 20度的范围内的任一恒定值为止。进一步的，所述锁相环芯片为HMC700、HMC704或ADF4!350。进一步的，所述设定的反馈分频器的反馈分频系数为1 17。进一步的，所述锁相环系统中的压控振荡器为Z communications公司的 V600ME20-LF 芯片。进一步的，所述低通滤波器为二阶、三阶或者四阶低通滤波器。采用上述技术方案，本发明至少具有下列优点本发明所述低杂散小步进频综实现方法，经过实验验证，可以在1800M 3100MHz 频率范围内不间断实现2MHz步进，且带外小数分频杂散优于_70dBc，整个锁相环系统的近端杂散优于-70dBc。
图1为现有的锁相环系统结构示意图；图2为本发明第一实施例中锁相环系统结构示意图3为本发明第一实施例中低杂散小步进频综实现方法流程图；图4为本发明第二实施例中二阶低通滤波器结构示意图。
具体实施例方式为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如后。本发明第一实施例，一种低杂散小步进频综实现方法，锁相环系统的组成如图2 所示，包括锁相环芯片10、低通滤波器20和压控振荡器30，锁相环芯10片中包括参考分频器11、鉴相器12和反馈分频器13 ；锁相环芯片可以采用HMC700、HMC704或ADF4350等芯片。锁相环系统中的压控振荡器30采用Z communications公司的V600ME20-LF芯片。 上述锁相环系统的信号处理过程是现有技术，故此处不详述。如图3所示，所述低杂散小步进频综实现方法，包括以下具体步骤步骤S101，将恒温晶振40的输出作为初始参考信号输入锁相环系统，并选择一个
4满足低相噪条件的低通滤波器20作为锁相环系统中的低通滤波器。具体的，该低相噪条件，具体包括锁相环系统的输出相噪曲线稳定的表现出在低通滤波器的截止频率处没有相噪鼓包，且在低通滤波器的截止频率以内的相噪值比根据锁相环芯片的归一化噪声基底计算出来的理论值相差不超过20dB。低通滤波器20可以为二阶、三阶或者四阶低通滤波器，优选的为二阶低通滤波
ο步骤S102，通过调节锁相环系统中锁相环芯片10的漏电流，使参考分频器11输出的参考信号和反馈分频器13输出的反馈信号之间的相位差保持在一个恒定值。所述参考信号是初始参考信号经过参考分频器分频后得到的。具体的，可以不断改变锁相环系统中锁相环芯片中与漏电流有关的寄存器的控制字，直到使参考信号比反馈信号提前或滞后到达鉴相器，且提前或滞后的相位值为-20 20度的范围内的任一恒定值为止。步骤S103，将在设定的反馈分频器13的反馈分频系数下的输出作为锁相环系统的输出。优选的，该设定的反馈分频器的反馈分频系数为1 17。本发明第二实施例，以一个选定芯片组成的特定锁相环系统为例，采用IOOMHz恒温晶振作为高稳定、低相噪参考；采用一个具有调节电荷泵输出电流功能的小数分频锁相环芯片HMC700，其参考分频器的参考分频系数设定值范围为R = 1 16383，反馈分频器的反馈分频系数包括整数分频系数部分和小树分频系数部分，其中小数分频系数设定值范围为 Nfrac = 0 (224-1)；采用 Z communications 公司 V600ME20-LF 作为 VC0,其 2GHz 载波偏离IMHz处相噪小于_135dBc/Hz。本发明的低杂散小步进频综实现方法，具体过程如下Sl 首先在锁相环系统中建立一个可锁定的二阶低通滤波器，如图4所示。具体的，将一个二阶低通滤波器接入锁相环系统，通过观察相噪分析仪(也可以通过频谱仪的相噪测试功能观看)上显示的锁相环系统的输出相噪曲线，看是否满足低相噪条件在低通滤波器的截止频率处没有相噪鼓包(Phase noise hump)，且在低通滤波器的截止频率以内的相噪值比根据锁相环芯片的归一化噪声基底计算出来的理论值相差不超过20dB，若不满足，则更换二阶滤波器的元件，主要是对二阶滤波器中的电容电阻值进行微调，直到满足低相噪条件为止，此时即确定出一个较合适的锁相环系统低通滤波器。该低通滤波器具有如下特征环路带宽大致为1.2倍的最佳理论环路带宽，最佳理论环路带宽是锁相环环路带宽内相噪与VCO相噪相等时的偏移值，例如锁相环环路带宽内相噪为-109dBc/Hz，而VCO 在偏离载波200kHz处的相噪为-llOdBc/Hz，则最佳理论环路带宽为200kHz。本步骤中，二阶低通滤波器还可以三级或四阶低通滤波器代替，但是优选的为，二阶低通滤波器。S2:实现锁相环系统小步进频率输出。具体的，通过调节参考分频器的参考分频系数设定值和反馈分频器的反馈分频系数设定值，来实现整个锁相环环路的小步进。其最终输出由公式⑴决定
其中，Fv。。为最终输出频率，Fin0Ffrac分别为整数分频频率、小数分频频率；Fxtal为参考频率，以IOOMHz为例；巧#= ^L为鉴相频率；Nint为反馈分频器的整数分频部分设定值，其取值范围为36 65567 ；Nfrac为反馈分频器的小数分频部分设定值，其取值范围为0 Q24-I)；R为参考分频设定值，其取值范围为1 16383 ；224表示反馈分频器的小数分频部分的有效值为M位。对于该锁相环系统，其输出频率分辨率Δ F的最小值Δ Ffflin理论上做到AFmm = 1^00xl0 χ 36 = 0.013Hz
224 χ 163 83实际上0. 013Hz的频率分辨率是不可能的，因为随着参考分频器的参考分频系数设定值R的增大，锁相环芯片的鉴相频率急剧减小，从而导致整个系统环路带宽急剧变宽， 造成环路带宽内相噪变坏乃至失锁。实际在应用中，R的取值一般为1 17，则整个锁相环系统的输出分辨率可以无间断的做到(取整数，忽略小数)R= 17 时，AFmm = 10 10 x36 = \2Hz ；
mm 224 x17R= 1 时，AFmm = 100X10 x36 = 214份。
mm 224 xl但是，鉴于R的取值可以从1 17连续变化，如果取整数，忽略小数，则在12 214Hz范围内，每隔12Hz都是可以遍历的，将这一组数据作为基。在匹配VCO的输出频率范围内，只要输出频率能整除这一组基，锁相环系统即可以实现该频率点输出，显然上述锁相环系统输出频率的最小分辨率为12Hz。需要注意一个问题，锁相环使用小数分频模式，会形成小数杂散，如果Ffra。位于锁相环环路带宽以内或者位于鉴相频率减去锁相环环路带宽范围内，则小数杂散将会落入锁相环环路带宽而无法抑制，形成较大杂散。也就是说，优选的，设载波为Ftl，环路带宽即二阶低通滤波器的截止频率Fe，则最好在(FciIFhFt^ZFc)范围之外应用本发明的技术方案，能够取得较好的技术效果。S3:实现锁相环系统低杂散载波输出。在成功实现锁相环系统的小步进以后，采取以下办法实现锁相环系统的低杂散频率输出。调节锁相环芯片电荷泵的漏电流，使之在鉴相器部分，参考信号和反馈信号之间形成一个固定的鉴相时钟间隔，或者说参考信号和反馈信号之间相位差始终保持一个恒定值。具体的做法是可以不断改变锁相环系统中锁相环芯片中与漏电流有关的寄存器的控制字，直到使参考信号和反馈信号之间的相位差保持一个恒定值为止，所述恒定值为在-20 20度的范围内的任一值。本发明与采用普通整数分频锁相环中反馈信号和参考信号二者相位差为零不同， 本发明中分频后的参考信号和分频后的反馈信号到达鉴相器的固定相位差在锁相环系统进入锁定状态以后仍然维持。通过微调该漏电流的大小，选择合适的值，可以极大减小环路带宽内小数分频杂散。
调节锁相环芯片电荷泵的漏电流，还可以改善电荷泵在接近电源和地两个“轨”时的性能，降低其输出非线性程度。经过实验验证，本发明可以在1800M 3100MHz频率范围内不间断实现2MHz步进，且小数分频杂散优于_70dBc，整个锁相环频综系统杂散优于-70dBc。通过具体实施方式
的说明，应当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图示仅是提供参考与说明之用，并非用来对本发明加以限制。
权利要求
1.一种低杂散小步进频综实现方法，锁相环系统包括锁相环芯片、低通滤波器和压控振荡器，锁相环芯片中包括参考分频器、鉴相器和反馈分频器，其特征在于，所述方法包括将恒温晶振的输出作为初始参考信号输入锁相环系统，并选择一个满足低相噪条件的低通滤波器作为锁相环系统中的低通滤波器；通过调节锁相环系统中锁相环芯片的漏电流，使参考分频器输出的参考信号和反馈分频器输出的反馈信号之间的相位差保持在一个恒定值；将在设定的反馈分频器的反馈分频系数下的输出作为锁相环系统的输出。
2.根据权利要求1所述的低杂散小步进频综实现方法，其特征在于，所述低相噪条件， 具体包括锁相环系统的输出相噪曲线稳定的表现出在低通滤波器的截止频率处没有相噪鼓包，且在低通滤波器的截止频率以内的相噪值比根据锁相环芯片的归一化噪声基底计算出来的理论值相差不超过20dB。
3.根据权利要求1所述的低杂散小步进频综实现方法，其特征在于，所述通过调节锁相环系统中锁相环芯片的漏电流，使参考信号和反馈信号之间的相位差保持在一个恒定值，具体包括不断改变锁相环系统中锁相环芯片中与漏电流有关的寄存器的控制字，直到使参考信号比反馈信号提前或滞后到达鉴相器，且所述提前或滞后的相位值为-20 20度的范围内的任一恒定值为止。
4.根据权利要求1所述的低杂散小步进频综实现方法，其特征在于，所述锁相环芯片为 HMC700、HMC704 或 ADF4350。
5.根据权利要求4所述的低杂散小步进频综实现方法，其特征在于，所述设定的反馈分频器的反馈分频系数为1 17。
6.根据权利要求1所述的低杂散小步进频综实现方法，其特征在于，所述锁相环系统中的压控振荡器为Z communications公司的V600ME20-LF芯片。
7.根据权利要求1所述的低杂散小步进频综实现方法，其特征在于，所述低通滤波器为二阶、三阶或者四阶低通滤波器。
全文摘要
本发明公开了一种低杂散小步进频综实现方法，该方法包括将恒温晶振的输出作为初始参考信号输入锁相环系统，并选择一个满足低相噪条件的低通滤波器作为锁相环系统中的低通滤波器；通过调节锁相环系统中锁相环芯片的漏电流，使参考分频器输出的参考信号和反馈分频器输出的反馈信号在到达鉴相器时保持一个恒定的延时；将在设定的反馈分频器的反馈分频系数下的输出作为锁相环系统的输出。经过实验验证，本发明可以在1800M～3100MHz频率范围内不间断实现2MHz步进，且带外小数分频杂散优于-70dBc，整个锁相环系统的近端杂散优于-70dBc。
文档编号H03L7/18GK102412837SQ20111036909
公开日2012年4月11日 申请日期2011年11月18日 优先权日2011年11月18日
发明者冯伟, 刘金川, 史浩, 王凯 申请人:北京航天测控技术有限公司