自动增益控制电路的制作方法

文档序号:7524235阅读:361来源:国知局
专利名称:自动增益控制电路的制作方法
技术领域
本实用新型涉及一种自动增益控制电路。
背景技术
自动增益控制(AGC)环路设计的主要目的是,无论输入信号是微弱的射电源信号还是很强的卫星信号,输出信号都能维持在一个比较稳定的功率范围内,从而满足提供给数字基带转换器(DBBC)的输入功率要求,同时实现比较好的功率相对测量功能,这主要是为了满足各种有关天线的测量,比如指向精度测量,射电源流量测量,天线效率测量等等。现有的一种AGC环路,其结构如图1。通常的VLBI (甚长基线干涉测量技术Very Long Baseline Interferometer)测站接收机输出 0 500MHz 或 500MHz IGHz 的宽带中频信号,而宽带总功率大小对于不同的接收机则完全不同,这主要与天线口径、接收机设计性能指标等都有关系。为了使输出功率维持在一个值上(比如-IOdBm),我们先对输入信号进行了 50dB的放大(在电路的实际实现时我们采用了两级放大,即先放大20dB,再放大 30dB,而可变衰减器则位于两个放大器之间,这是考虑到输入信号很强的情况下,第二级放大器可能被饱和),然后再通过62. 75dB的数字可变衰减器,接着通过在输出位置上用功率检波器把输入信号功率转变为直流电压信号,然后通过高精度的AD变换,平滑滤波器滤除直流信号的高频干扰成分,最后交给CPU,然后由CPU计算可变衰减器的值,而功率测量同时也由CPU通过数学运算给出。比如现在的输入信号功率为-30dBm,而要求输出为-IOdBm,则可变衰减器的设置值应当为 30dB(-30dB+50dB+10dB = 30dB)。从上面的描述可以直观地得出结论,要实现高动态范围、高检测精度和高控制精度,则要求可变衰减器范围要大,步长要细,而功率检波器的精度要高,同时要求平滑滤波器有效滤除干扰成分。就长时工作而言各部件必须要具备很好的稳定性,尤其是50dB放大器。而这些就是AGC设计的关键。

实用新型内容本实用新型所要解决的技术问题在于提供一种自动增益控制电路,输入信号在四通道高动态范围变动时保持输出一直维持在一定的功率范围内,而不改变信号的频率和相位特性。为了实现上述目的,本实用新型的技术方案如下一种自动增益控制电路,包括CPU和四个自动增益控制环路,每个自动增益控制环路包括依次相连的20dB放大器、可变衰减器、30dB放大器和检波器,其中的20dB放大器接收输入信号,30dB放大器发送输出信号;以及分别与所述可变衰减器、检波器以及CPU 相连的FPGA。所述检波器与所述FPGA通过ADC接口相连。所述四个自动增益控制环路中的至少一个FPGA连接显示器。[0011]所述CPU通过232串行接口连接计算机。所述FPGA具有可扩展的总线接口。所述FPGA具有平滑滤波器。采用上述结构的自动增益控制电路,整个AGC电路由四个完全相同的AGC环路组成,AGC高动态范围的实现和较高精度的功率检测,主要基于50dB放大器、62. 75dB的数字衰减器、检波器、AD转换器、CPU所组成的自动增益控制环来实现的。在电路上AGC环可以独立工作,而功率测量必须在AGC环处于锁定状态时(即可变衰减器锁定不变),才能精确进行测量。动态范围大和带宽宽,控制精度高。本设计将用于嫦娥二期工程、深空探测以及天文观测等实际任务中。

图1是AGC环路结构框图;图2是AGC电路框图;图3是FPGA实现的接口框图;图4是Z50检波器输入/输出特性曲线;图5是滑动滤波器的FPGA实现示意图;图6是滑动滤波器的工作特性仿真曲线;图7是AGC动态范围测量曲线;图8是检波器测试曲线。
具体实施方式
下面根据附图,给出本实用新型的较佳实施例,并予以详细描述,使能更好地理解本实用新型的功能、特点。本实用新型的自动增益控制电路包含四个自动增益控制环路,图2是其中一个环路的框图。在电路实现上,本实用新型采用了 CPU+FPGA的设计方法,让所有的外围器件与 FPGA相接,CPU通过与FPGA相连的总线控制或读写外围设备,同时CPU带有232串行接口, 可以与计算机通讯,并加入了液晶屏显示现场的关键信息,如图2。这样的设计,可以充分发挥FPGA可配置、可扩展的优势,同时可以简化CPU内程序的设计,提高系统的灵活性,整齐度及可靠性。在芯片级上,本实用新型采用了 PHILIPS的ARM7核CPU,这是出于性价比等多方面的考虑,ARM7是当前十分通用的32位核,芯片和开发设备十分廉价,而工作频率可以达到 100MHz,同时该核的软件系统易于编写和维护,即便嵌入ucOS或Iinux等操作系统也十分方便,已经十分成熟。本实用新型采用Xilinx公司的Spartan系列FPGA实现可扩展的总线接口、平滑滤波器以及与其他外围器件的接口,如图3所示。对于FPGA内的大部分接口设计,通过VHDL直接编写,事实上ADC接口、可控衰减器接口以及液晶屏接口归根到底都是输入/输出时序逻辑。而对于平滑滤波器也在FPGA 内部实现,本实用新型采用另外的工具,这在后面谈到。(1)检波器和AGC环路算法[0029]假设图1中输入功率为Pin(通常在-30 _40dBm左右),输出功率为P。ut (这是由DBBC的输入要求决定的,当前假设为-IOdBm),而两者的差就是AGC环路要求置出的衰减或放大。为了系统的安全,以及分析与编程的方便,都可以采用这样的手段开机时把 62. 75dB的数字可控衰减器全部加上,这样Pin就会被衰减到很小(一般情况下都能满足Pin < P。ut),在这种情况下,算法就是要计算释放数控衰减器的衰减量。算法的参数完全要依赖于检波器的特性。本实用新型采用的mini-circuits Z)(50,其输入输出特性如图4。由图4可见,在同一频点测试情况下,该检波器的输入功率与输出电压成很好的线性关系;而在同一功率不同频点输入时,在0 1000MHz (中频带宽) 输入情况下,它的输出电压变化很小(见图4中IOMHz和IOOMHz测试线)。通过实测,它的负斜率在23mV/dB,与图4吻合。前面叙述了 ZX50的检波特性,下面就算法做一定阐述。为了综合考虑精确性和易用性,我们可以直接设置检波器的输出电压也可以直接设置输出功率,即前文所述p。ut。前者的精确性是显而易见的,由于检波器的电压由16位AD 直接采样,通过调节可控衰减器可很精确地保证这个电压值维持在一定的允许范围内。对于后者,由于我们没有办法直接测量输出功率,所以只能通过对前者所得结果进行拟合,得出P。ut和电压的关系,所以表面上看是在设置输出功率(通常以dBm为单位),实际上还是要设置检波器的输出电压(这是因为DBBC往往要求AGC给出某一功率输出信号,而不是要求检波器输出维持到某一电压值)。在设置项为检波器输出电压时,设62. 75dB的数字可控衰减器的最大衰减量为 Amax (启动时的衰减量),在经过η次采样计算后,要求设置的衰减量为
权利要求1.一种自动增益控制电路,其特征在于,包括CPU和四个自动增益控制环路,每个自动增益控制环路包括依次相连的20dB放大器、可变衰减器、30dB放大器和检波器,其中的20dB放大器接收输入信号,30dB放大器发送输出信号;以及分别与所述可变衰减器、检波器以及CPU相连的FPGA。
2.如权利要求1所述的自动增益控制电路,其特征在于,所述检波器与所述FPGA通过 ADC接口相连。
3.如权利要求1所述的自动增益控制电路,其特征在于,所述四个自动增益控制环路中的至少一个FPGA连接显示器。
4.如权利要求3所述的自动增益控制电路,其特征在于,所述CPU通过232串行接口连接计算机。
5.如权利要求1所述的自动增益控制电路,其特征在于,所述FPGA具有可扩展的总线接口。
6.如权利要求1所述的自动增益控制电路,其特征在于,所述FPGA具有平滑滤波器。
专利摘要本实用新型提供一种自动增益控制电路,包括CPU和四个自动增益控制环路,每个自动增益控制环路包括依次相连的20dB放大器、可变衰减器、30dB放大器和检波器,其中的20dB放大器接收输入信号,30dB放大器发送输出信号;以及分别与所述可变衰减器、检波器以及CPU相连的FPGA。整个AGC电路由四个完全相同的AGC环路组成,AGC高动态范围的实现和较高精度的功率检测,主要基于50dB放大器、62.75dB的数字衰减器、检波器、AD转换器、CPU所组成的自动增益控制环来实现的。在电路上AGC环可以独立工作,而功率测量必须在AGC环处于锁定状态时(即可变衰减器锁定不变),才能精确进行测量。
文档编号H03G3/20GK202231677SQ20112030511
公开日2012年5月23日 申请日期2011年8月19日 优先权日2011年8月19日
发明者李斌, 王锦清, 赵融冰, 韦文仁 申请人:中国科学院上海天文台
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1