专利名称：一种多维tcm译码器的制作方法
技术领域：
本发明属于TCM译码技术领域，涉及一种多维TCM译码器。
背景技术：
以往的编码技术是以增加系统带宽而换取编码增益的，这对于深空通信和早期的卫星通信等带宽富裕的场合是适合的，而对于诸如电话通信和海量高速数据传输这类带宽严格受限的系统就不是很合适。特别是今天，一方面高数据率要求系统的带宽效率要高，另一方面成本或移动性要求小天线与低发射功率。TCM(网格编码调制)技术的问世，为上述两个方面提供了解决途径。将TCM用于高速数据传输时，若使用编码符号速率与调制符号速率等同的二维 TCM，对译码器的处理速度具有较高的要求，例如在信息速率为300Mbps编码效率为2/3的 TCM-8PSK中，如使用二维TCM，那么译码器将以150Msps的符号速率进行路径的搜索。如果采用同样的信息速率和编码效率四维的TCM，那么在译码器中，路径搜索将以75Msps的符号速率进行。在相同的吞吐量条件下，采用2*D维TCM能使译码器的处理速率降到二维TCM 的1/D，这使得多维TCM在高速数据传输中具有很大的吸引力。但使用多维TCM会带来新的问题，若在译码端不能正确判断哪几个连续接收的调制符号属于同一个编码符号，将无法进行正确的译码，即编码符号同步问题。现有技术中， 通常采用非盲同步插入导频法，即每隔一段特定的时间在待传输的数据流中插入一段已知的同步信息比特来获取编码符号的同步信息的方法，这种方法会增加系统带宽，降低信息的传输效率。关于盲同步的方法，前期的研究均不可利用Viterbi译码器运算的中间结果，一直没得到广泛的应用，而近年来开始研究利用Viterbi译码器的中间结果的盲同步方法，取得了比较好的效果，如(杨军，张尔扬，多维TCM的编码符号同步方法，国防科技大学学报，2005年，第27卷第5期，48-51.)，该文献提出了两种多维TCM编码符号盲同步方法，一种是累加相位差同步法是对这种相位差累加同步法的一种改进，这种方法可以利用 Viterbi译码器当前各状态的最小累加和值与L个时刻之前保存路径中此状态的累加和值之差来直接获取相位差累加值，降低了计算累加和值的复杂度，但该方法在每次判断时还需要处理浮点数或多比特量化的定点数的减法和比较，复杂度还是较高。另一种是回溯初始状态比较同步法。在该方法中，若编码符号同步正确，那么接收的调制符号在Viterbi译码器中会沿着一条正确的路径延伸。若接收的多维符号在译码器中不同步，在编码网格中不存在这样的路径。通过判断当前大多数状态的幸存路径在L时刻前的状态相同与否，来判断编码符号是否同步。对于2D维TCM，回溯初始状态比较同步法需要进行M次比较，并且需要回溯M条幸存路径。需要的运算量比累计度量和同步法还要大。对高速硬件实现是非常不利的。
发明内容
本发明的技术解决问题是针对现有技术的不足，提供了一种多维TCM译码器，采用本发明可利用译码器的中间结果实现对输入译码数据的盲同步，且不对译码器的性能造成损失。本发明的技术解决方案是—种多维TCM译码器，包括控制模块、同步检测模块、分支度量模块、辅助网格模块、ACS模块、回溯模块和差分模块，所述分支度量模块根据输入的同步译码数据产生分支度量值和分支度量值的符号值并输出到辅助网格模块；所述辅助网格模块根据输入的分值度量值产生分支度量和值输出给ACS模块；再根据分支度量和值获得硬判决码字以及与分支度量和值对应的路径信息，其中，所述的硬判决码字输出给同步检测模块，所述路径信息输出到回溯模块；所述ACS模块根据输入的分支度量和值获得编码过程中产生分支度量和值的状态信号和路径度量信号，并根据路径度量信号产生路径度量归一化信号，所述状态信号输出给回溯模块，所述路径度量归一化信号输出给同步检测模块；并将迭代译码过程中，最大路径度量信号的状态信号输出给回溯模块；所述回溯模块根据输入的产生分支度量和值的状态信号状态、最大路径度量信号的状态信号和路径信息生成译码码字，并将译码码字分别输出到同步检测模块和差分模块；所述差分模块对输入的译码码字进行星座逆映射，产生译码结果并输出。所述同步检测模块对输入的路径度量归一化信号进行计数，当计数值达到计数门限N时，如果译码码字与硬判决码字之差小于阈值门限M，则产生数据同步信号并输出到控制模块；否则产生数据失步信号并输出到控制模块；其中，所述计数门限N是由所述控制模块在同步检测模块产生的数据同步信号或数据失步信号的间隔内接收到的输入译码数据的总比特数确定；所述阈值门限M是通过统计辅助网格模块产生的硬判决码字与回溯模块产生的译码码字的平均差异比特数确定的；所述控制模块若接收到数据同步信号，则将输入的译码数据中各路的并行数据分别排序后作为同步译码数据输出到分支度量模块；若接收到数据失步信号，确定输入的译码数据中各路并行数据的延时节拍，根据延时节拍对并行数据进行延时获得同步的并行数据；对同步的并行数据排序后作为同步译码数据输出到分支度量模块。本发明与现有技术相比具有如下优点本发明的多维TCM译码器利用译码过程中的中间结果数据对输入译码数据的同步或失步状态进行判断与现有技术中在待译码数据中插入一段已知的同步信息比特来获取编码符号的同步信息-插入导频法相比，提高了对译码数据的传输效率；所述的同步检测模块是利用译码码字、硬判决码字和路径度量归一化信号实现对译码数据同步或失步状态的判断，判断方法可以只通过累加器和比较器实现对数据同步或失步信号的提取，与现有累加相位盲同步法相比，明显降低了对浮点数的运算，实现复杂度低、所需硬件资源少。 且同步检测在判断数据同步信号或数据失步信号时的对路径度量归一化信号的计数门限和译码码字与硬判决码字之差小于阈值门限为预先设定，不需要根据信噪比的变化来动态调整同步门限，因此几乎可以不造成译码性能的损失。在控制模块中根据同步检测模块输入的数据同步信号或数据失步信号进行操作，在译码数据失步时，仅通过延时器实现了对多路并行数据的同步，降低了对失步译码数据进行调整的实现复杂度。
图1为本发明示意图；图2为控制模块状态机；图3为控制模块顺序调整实现框图；图4为同步检测模块电路图；图5为映射方式图；图6为CCSDS标准的(4，3，6)卷积码编码器框图；图7为ACS上一状态到当前状态的转移示意图；图8为回溯模块译码流程图9为本发明译码性能曲线图。
具体实施例方式如图1所示为本发明所述多维TCM译码器，包括控制模块、同步检测模块、分支度 量模块、辅助网格模块、ACS模块、回溯模块和差分模块。其中，分支度量模块、辅助网格模 块、ACS模块、回溯模块构成译码器的译码结构部分。控制模块根据同步检测模块输入的数据同步信号或数据失步信号对输入的译码 数据进行同步和排序后输入到译码器的译码结构中。对于本发明所述的多维TCM译码器的 输入译码数据分为I、Q两路后，又可在I路或Q路上分别分为多路的并行数据。在同步检 测模块中用于产生数据同步信号或数据失步信号的输入信号包括译码结构中辅助网格模 块产生的硬判决码字、ACS模块产生的路径度量归一化信号和回溯模块产生的译码码字。控制模块接收输入的译码数据，并根据同步检测模块产生的数据同步信号或数 据失步信号对同步的译码数据或失步的译码数据进行不同的操作。若由同步检测模块输入 的为数据同步信号，则控制模块直接对译码数据中I路和Q路中各自的并行数据分别进行 排序后形成同步译码数据输入到译码器的译码结构中。若由同步检测模块输入的为数据失 步信号，则控制模块对I路和Q路中各自的并行数据中的每一路数据进行判断确定每路数 据的延时节，在根据每路的延时节拍对并行数据进行延时以同步输入的并行数据，将并行 数据同步后再对并行数据进行排序形成同步译码数据输入到译码结构中。以四维的TCM译码器为例，如图2所示，为控制模块工作状态机，包括init_state 的初始状态和shif^ shifty的同步操作状态，其中D代表TCM译码器的维度，在本例 中D = 4。上电后,控制模块进入init_state初始状态,然后在shift。 shifty同步操 作状态中进行跳转，完成对输入译码数据的同步和排序。如图3所示，为四维TCM译码器中 控制模块的顺序调整实现框图。图中，dl、d2代表延时器，当接收到数据同步信号时，控制 模块对输入的每路并行数据(dati0_tmp dati3_tmp)分别进行延时后，通过2选1将仅 经过一次延时后的并行数据(datil_tmp dati3_tmp)与dati0_tmp同时输入到顺序调整 模块，由顺序调整模块对输入的多路并行数据排序后并行的输出到译码结构中。当接收到 数据失步信号时，控制模块在shif\ shifty同步操作状态中对输入的并行数据进行失 步状态的判断，D维TCM译码器中输入的译码数据具有D-1中失步状态，通过在各个同步操作状态中对并行数据的失步状态进行比对，可确定符合当前输入译码数据的失步状态，从而可确定对各路并行数据的延时节拍。根据确定的延时节拍，进一步结合图3所示结构，对各路并行数据进行延时，利用2选I将延时后的同步并行数据输出到顺序调整模块，同样由顺序调整模块对输入的多路并行数据排序后并行的输出到译码结构中。同步检测模块用于根据输入的硬判决码字X、路径度量归一化信号norm和译码码字c产生数据同步信号或数据失步信号。同步检测模块产生数据同步信号或数据失步信号的方法为对输入的路径度量归一化信号进行计数，当计数值达到计数门限N时，如果译码码字与硬判决码字之差小于阈值门限M，则产生数据同步信号；否则产生数据失步信号。 其中，所述计数门限N是由所述控制模块在同步检测模块产生的数据同步信号或数据失步信号的间隔内接收到的输入译码数据的总比特数确定；阈值门限M是在计数门限N确定的情况下，通过统计辅助网格模块产生的硬判决码字与回溯模块产生的译码码字的平均差异比特数来确定的下面以CCSDS 401. O-B BLUE BOOK April 2009 标准中谱效率为 2. 5Bits/ Channel-Symbol、卷积码采用(4，3，6)卷积码的4D 8PSK-TCM为例来说明这两个门限的确
定方法。对于计数门限N :假设每次检测同步信号的时间内接收到的码字总数为T，如下文 ACS模块部分，ACS路径度量值始终将当前时刻输入分支度量和与上一时刻的路径度量值进行累加。若路径度量值溢出，则路径度量归一化信号(nor_Sig)置“1”，计数门限N就是在接收的码字总数为T情况下路径度量值的溢出次数。采用系统仿真的方法，在AWGN信道下x，c，N(N为归一化信号norm的计数值)这三者之间的关系进行仿真，当接收的码字总数为T为IX 106bits，对应的计数门限N = 500)， 表I中非常大的值表示大于10000。Diff表示x，c的差异比特数。由于在译码过程中，辅助网格模块产生的硬判决码字为一个粗略的译码结果，而回溯模块才产生出真正的精确译码码字，在译码器正常工作情况下这两个码字的差异比特数Diff会随着信噪比的增大而减少。从表I中可以看到，随着信噪比的增大，同步情况下Diff逐渐降低到零，而失步情况下Diff逐渐增大至一个稳定值，当信噪比Eb/N0大于等于20dB，同步情况下Diff降低到 0，失步情况下Diff已经趋于稳定。通过这个特性可以得到阈值门限M，如果增加接收的码字总数为T，精度会更高，N，M的值均会更大，硬件实现时开销会更大，选取原则是只要能获得同步头，阈值门限N，M的值越小越好。仿真结果如表I所示表I. ACS归一化次数N = 500次时的总diff (依次为最大值、平均值和最小值)
权利要求
1.一种多维TCM译码器，包括控制模块、同步检测模块、分支度量模块、辅助网格模块、ACS模块、回溯模块和差分模块，所述分支度量模块根据输入的同步译码数据产生分支度量值和分支度量值的符号值并输出到辅助网格模块；所述辅助网格模块根据输入的分值度量值产生分支度量和值输出给ACS模块；再根据分支度量和值获得硬判决码字以及与分支度量和值对应的路径信息，其中，所述的硬判决码字输出给同步检测模块，所述路径信息输出到回溯模块；所述ACS模块根据输入的分支度量和值获得编码过程中产生分支度量和值的状态信号和路径度量信号，并根据路径度量信号产生路径度量归一化信号，所述状态信号输出给回溯模块，所述路径度量归一化信号输出给同步检测模块；并将迭代译码过程中，最大路径度量信号的状态信号输出给回溯模块；所述回溯模块根据输入的产生分支度量和值的状态信号状态、最大路径度量信号的状态信号和路径信息生成译码码字，并将译码码字分别输出到同步检测模块和差分模块； 所述差分模块对输入的译码码字进行星座逆映射，产生译码结果并输出，其特征在于所述同步检测模块对输入的路径度量归一化信号进行计数，当计数值达到计数门限N时，如果译码码字与硬判决码字之差小于阈值门限M，则产生数据同步信号并输出到控制模块；否则产生数据失步信号并输出到控制模块；其中，所述计数门限N是由所述控制模块在同步检测模块产生的数据同步信号或数据失步信号的间隔内接收到的输入译码数据的总比特数确定；所述阈值门限M是通过统计辅助网格模块产生的硬判决码字与回溯模块产生的译码码字的平均差异比特数确定的；所述控制模块若接收到数据同步信号，则将输入的译码数据中各路的并行数据分别排序后作为同步译码数据输出到分支度量模块；若接收到数据失步信号，确定输入的译码数据中各路并行数据的延时节拍,根据延时节拍对并行数据进行延时获得同步的并行数据； 对同步的并行数据排序后作为同步译码数据输出到分支度量模块。
全文摘要
本发明公开了一种多维TCM译码器包括控制模块、同步检测模块、分支度量模块、辅助网格模块、ACS模块、回溯模块和差分模块。其中，同步检测模块分别由辅助网格模块产生的硬判决码字、ACS模块产生的路径度量归一化信号和回溯模块产生的译码码字，并对路径度量归一化信号进行计数，当计数值达到计数门限N时，如果译码码字与硬判决码字之差小于阈值门限M，则产生数据同步信号并输出到控制模块；否则产生数据失步信号并输出到控制模块。控制模块当接收到数据同步信号或数据失步信号时，对输入的同步译码数据进行排序后输出或对失步的译码数据通过延时同步后排序输出。本发明可利用译码器的中间结果实现对输入译码数据的盲同步，且不造成对译码器性能的损失。
文档编号H03M13/00GK102611457SQ20121005179
公开日2012年7月25日 申请日期2012年2月29日 优先权日2012年2月29日
发明者刘洁, 宋颖, 杨新权, 谢天骄, 靳凡 申请人:西安空间无线电技术研究所