专利名称：使用数据采样的高精度运算放大器的制作方法
技术领域：
本发明涉及到运算放大器，特别一种使用数据采样以补偿电路偏移的高精度运算放大器。
背景技术：
运算或差分放大器在两个输入信号差值的基础上提供一个放大的输出值。为了确保精确的输出信号，电路中的偏移必须最小化或必须对其提供补偿。传统的双极型运算放大器需要匹配的元件以确保输出信号准确，而传统的CMOS斩波稳零运算放大器提供偏置电压以补偿电路偏移。在建立偏置电压时，采用数据采样技术，周期地将两个输入短路且闭合放大回路使输出为零。负载晶体管的偏置电压由电容存储，并在输入采样阶段提供。采样时的频率比连续输出信号时的频率高得多。
然而，传统的CMOS斩波稳零放大器有一些固有的问题。为了调节正面和负面的偏移，每个CMOS晶体管对中N沟道负载晶体管的源极电压必须高于连接到N沟道晶体管的负输入电压。因此，一个电阻需要被串联在负载晶体管与负电源间，这无疑增加了功耗。此夕卜，第二阶段的放大器波动接近负电源电压，因此必须保持第二阶段晶体管的电流较小。然而，由于这一级电路驱动较大的外部电容，所以首次接通电源后，放大器达到零状态所需的时间极长。同样,过载恢复所需时间也很长。此外，为了尽量减小噪声，N沟道晶体管的面积被做得很大。N沟道晶体管通常制作在N基底上形成的P阱上，P阱和N基底间形成的二极管在高温下会有一个大的漏电流，这将导致电容放电。而这个电容放电可能导致大的偏移误差。
发明内容
因此，本发明的目的是改进传统的CMOS斩波稳零差分放大器，形成一种使用数据采样以补偿电路偏移的高精度运算放大器。本发明的一个特点是提供平行于放大器第一阶段中N沟道负载晶体管的晶体管。简言之，一种使用数据采样的高精度运算放大器包括两个CMOS晶体管对和两个N沟道晶体管，这两个N沟道晶体管分别平行于一个CMOS晶体管对中的负载晶体管。其中一个N沟道晶体管的栅极施加偏置电压，并且电容为另一个N沟道晶体管提供偏移校正电压。当放大器的输入短路时，上述偏移校正电压迫使放大器的输出为零。根据下面更详细的描述和
，本发明的目的和特点将更容易被理解。
图I是一种传统的CMOS斩波稳零运算放大器的电路原理图。图2是一种根据本发明得到的使用数据采样的高精度运算放大器的电路原理图。
具体实施方式
图I是一种传统的CMOS斩波稳零运算放大器的电路原理图，如英特锡尔的ICL7650。第一个CMOS晶体管对包括一个P沟道晶体管10和一个N沟道负载晶体管12。第二个CMOS晶体管对包括一个P沟道晶体管14和一个N沟道负载晶体管16。晶体管10和14的源极施加一个正电势，N沟道负载晶体管12和16的源极施加一个负电势。放大器的正输入施加到晶体管10和14的栅极。晶体管12的漏极连接到晶体管12和16的栅极，放大器的输出通过晶体管18连接到晶体管16的漏极。在斩波稳零放大器周期的归零部分，输入短路并且输入阶段的反馈路径20闭合，使其偏移为零。电容器22存储零电压以在采样周期期间使用。在采样周期中，反馈路径20断开，归零放大器用来放大差分输入电压。然而连续的输出将导致归零周期和采样周期之间的切换频率比信号频率高得多。
图I中的电路有一些限制。首先，为了调节正偏移和负偏移，晶体管12和16的源极电压必须高于负电源电压。这是通过连接在负载晶体管的源极与负电源之间的电阻24上的偏置电流实现的。然而，电阻24增加了放大器的功耗并且必须增加引脚Creturn。外部电容必须返回到这一点以保持放大器的噪声较低。此外，第二阶段晶体管18的漏极输出必须接近负电源电压。这就需要小的漏极电流，并且出现了一个大的偏移项。由于晶体管18驱动一个大的外部电容，所以首次接通电源后，放大器达到零状态所需的时间极长。此外，过载恢复所需时间也很长。最后，为了尽量减小噪声,负载晶体管12和16的面积必须较大。因此，N沟道负载晶体管的主体——N基底上形成的P阱，在面积上必须非常大。P阱和N基底间形成的二极管通常使偏置反转而且并不影响放大器的操作。然而，在高温下，这种二极管的漏电流将导致电容放电，这反过来又可以造成大的偏移误差。图I中电路的缺陷在本发明中被克服。图2是一种根据本发明得到的运算放大器的电路原理图，第一个CMOS晶体管对包括P沟道晶体管30和N沟道负载晶体管32，它们串连并连接在正电压和负电压间。第二个CMOS晶体管对包括P沟道晶体管34和N沟道负载晶体管36，它们也串连并连接在正电压和负电压间。晶体管的32和36的栅极相连并连接至晶体管32的漏极，放大器的输出通过第二阶段的晶体管38连接到晶体管36的漏极。根据本发明，第一个N沟道晶体管40平行于负载晶体管32，第二个N沟道晶体管42平行于负载晶体管36。晶体管40和42可分别作为晶体管32和36的P阱。晶体管42的栅极连接到一个偏置电压，如果放大器的平衡性很好，晶体管40的栅极在归零周期将由电容44中存储的电压驱动。为了调解不匹配的误差，归零循环驱动晶体管40的栅极电压高于或低于偏置电压。晶体管40和42的跨导gm比晶体管32和36小，因此并不对放大器产生显著的噪声。晶体管42的栅极偏置电压应约等于输入阶段的镜像电压(V2)。同样，电流IB3和晶体管38的选择应使输出电压等于电压VI。这最大限度地减少了第二阶段电路的偏移。内部偏置电压比图I中IB2消耗的功率少得多，这可以显著降低功耗。由于Creturn引脚直接连接到负电压，所以外部电容器可以在没有噪声的情况下绑定到这个电势并且Creturn引脚可以取消。晶体管38的输出无需接近负电源电压，从而IB3可以设置得较高，通常为原来的100倍。这大大提高了加电后的设置并且减少了过载恢复时间。此外，没有大的PN结被绑定到电容44使闻温 下的漏电流最小化，从而使电路表现出优越的闻温性能。上述的一种使用数据采样的高精度运算放大器比传统的CMOS运算放大器的性能提高很多。尽管本发明以一个特殊的例子体现，但这个例子只是为了说明本发明而不应限制本发明。只要没有脱离本发明的本质并且符合权利要求中的定义，在上述例子上做适当修改仍属本发明范畴。
权利要求
1.一种使用数据采样的高精度运算放大器，其特征是第一个CMOS晶体管对包括第一个P沟道晶体管和第一个N沟道晶体管,并且它们串行连接,每个晶体管有一个源极，栅极和漏极；第二个CMOS晶体管对包括第二个P沟道晶体管和第二个N沟道晶体管，并且它们串行连接，每个晶体管有一个源极，栅极和漏极；第一和第二个P沟道晶体管的源极相连且施加一个正电压；第一和第二个N沟道晶体管的源极相连且施加一个负电压；第一个输入施加到第一个P沟道晶体管的栅极；第二个输入施加到第二个P沟道晶体管的栅极；第一和第二个N沟道晶体管的栅极相连，并且与第一个P沟道和第一个N沟道晶体管的漏极分别互连。
2.根据权利要求I所述的一种使用数据采样的高精度运算放大器，其特征是第三个N沟道晶体管连接在上述正电压和负电压之间，并且其栅极与第二个P沟道和第二个N沟道晶体管的漏极分别互连；电容选择性地连接到第三个N沟道晶体管的漏极；第四个N沟道晶体管平行于上述第一个N沟道负载晶体管且第五个N沟道晶体管平行于上述第二个N沟道负载晶体管。
3.根据权利要求I和2所述的一种使用数据采样的高精度运算放大器，其特征是上述第五个N沟道晶体管的栅极加载一个偏置电压，电容为上述第四个N沟道晶体管提供栅极电压，以补偿放大器的偏移，当运算放大器的输入短路并且输出为零时，产生上述电压。
4.根据权利要求I和2所述的一种使用数据采样的高精度运算放大器，其特征是第四个和第五个晶体管的跨导(gm)比上述负载晶体管小。
全文摘要
一种使用数据采样的高精度运算放大器，通过调整CMOS晶体管对中负载晶体管间的跨导可使其偏移为零。这是通过两个跨导较小的N沟道晶体管实现的，它们分别平行于一个CMOS晶体管对中的N沟道负载晶体管。一个偏置电压加载到一个N沟道晶体管的栅极并且另一个电压加载到另一个N沟道晶体管的栅极。后者通过运算放大器的输入短路和输入阶段反馈路径的闭合提供，以使电路偏移为零。加载到另一个N沟道晶体管栅极的电压由电容存储，并在随后的采样周期中使用。
文档编号H03F3/45GK102832895SQ20121032387
公开日2012年12月19日 申请日期2012年9月5日 优先权日2012年9月5日
发明者包兴坤 申请人:苏州硅智源微电子有限公司