专利名称：一种基于概率计算的ldpc译码公式的实现方法
技术领域：
本发明属于数字通信技术领域，具体涉及基于概率计算的低密度奇偶校验码(LDPC)译码算法的实现方法。
背景技术：
随着电路集成度、复杂度以及精准度要求的不断增加，电路面积会不断增大，功耗也随之增加,对于电路容错能力的要求也越来越高,这都将成为集成电路设计的瓶颈。如何提高电路计算的精准度及电路的容错能力，以及如何减少电路面积及电路功耗，将是未来电路设计要面临且亟待解决的问题。而概率计算的方法在这些方面具有明显的优势，因而在通信领域的应用越来越广泛，已先后有将概率计算应用于实现滤波器、正余弦信号产生 器、复杂公式计算器以及LDPC译码器等且都取得了较好的效果。目前已有的基于概率计算进行LDPC译码的方法主要有《国际电子与电气工程师协会-信号处理》(IEEE Transactions on Signal Processing,vol. 59，pp. 5617-5626，2011)提出的运用概率计算实现迭代公式的计算，而其迭代步骤中的第一步将信号值转换为概率值公式的计算是运用存储器实现的，但采用存储器的方法会增加硬件的复杂度，尤其是在进行全并行电路实现LDPC译码时，所需要的存储器个数相当多，这就大大增加了电路的面积及功耗。
发明内容
本发明提出一种基于概率计算的低密度奇偶校验码(LDPC)译码公式的实现方法，将低密度奇偶校验码译码中初始化公式用概率计算来实现，避免使用存储器，以减低电路的复杂度。本发明基于概率计算的低密度奇偶校验码译码公式的实现方法，其特征在于首先将低密度奇偶校验码译码中的初始化公式进行坐标映射，将输入数据转换到概率域上，然后对该初始化公式进行线性近似，最后采用概率计算的方法实现计算；整个系统的构成方式为系统的输入接区间选择器的输入端，区间选择器的输出端同时与数值变换器的输入端和多路选择器的输入端相连接，数值变换器的输出端和比特产生器的输入端相连接，比特产生器的输出端和运算器的输入端相连接，运算器的输出端和多路选择器的另一输入端相连接，多路选择器输出结果；其中所述区间选择器，由系统的输入接加法器的输入端，加法器的另一输入端接常数
4,加法器的输出端和第一移位器的输入端相连接，第一移位器的输出端同时和两个比较器的输入端相连接，同时第一移位器的输出端接数值变换器的输入端，两个比较器的另一输入端分别接常数O. 39和O. 61，两个比较器的输出端接数值变换器及多路选择器的输入端，这样配置连结所组成；所述数值变换器，将上述区间选择器中第一移位器输出的数据分别输入给数值变换器中第二移位器的一端及第一复用器的数据输入端，数值变换器中第二移位器的输出端和减法器的输入端相连接，减法器的另一输入端接常数I. 5，减法器的输出端和所述第一复用器的另一个数据输入端相连接，将上述区间选择器中比较器输出的数据分别输入给一个异或门的两个输入端，异或门的输出端和所述第一复用器的选择端相连接，第一复用器的输出接比特产生器的输入端；所述比特产生器，当中的随机数产生器的输出分别输入给三个比较器，将上述数值变换器中第一复用器的输出输给其中一个比较器的另一输入端，其他两个比较器的另一输入端分别接常数O. 1463和1，三个比较器的输出端分别接运算器的输入端，这样配置连结所组成；所述运算器将上述比特产生器中与第一复用器输出端相连接的比较器的输出端分别和第一与门、第二与门以及非门的输入端相连接，所述第一与门和第二与门，这两个与门的另一输入端分别和上述比特产生器中输入端接常数O. 1463和I的两个比较器的输出端相连接，所述非门的输出端和一个与非门的输入端相连接，与非门的另一输入端和上述比特产生器中输入端接常数O. 1463的比较器的输出端相连接，所述两个与门以及与非门的输出端接多路选择器的输入端，这样配置连结所组成； 所述多路选择器，将上述运算器输出的三个数据分别输给第二复用器的数据输入端，第二复用器的选择端和上述区间选择器中两个比较器的输出端相连接，第二复用器的输出为该系统的输出。由于本发明采用了概率计算的方法，将迭代步骤中初始化公式运用概率计算的方法来实现，只用到了结构简单的比较器及减法器，避免了使用存储器及结构复杂的乘法器，从而减低了硬件复杂度，同时又可以和后面的迭代步骤很好的衔接起来。与现有采用存储器的方法相比，本发明由于对计算公式进行了线性近似，并且将计算直接转换到概率域上进行，简化了电路结构，使本发明的方法所需要的逻辑门个数减少了 44%，而译码性能并没有太大损失；而不管采用什么方式当进行全并行LDPC译码时需要更多的计算电路，由于采用本发明方法简化了计算电路，大大减少了所需要的逻辑门个数，所以相比于现有采用存储器的方法，本发明采用概率计算的方法其优势愈加明显。采用本发明方法相对已有的存储器方法的优势在于节省了硬件资源，降低了硬件复杂度，而译码性能保持基本相同。
图I为LDPC译码初始化公式的准确曲线和本发明采用的近似曲线比较图。图2为本发明基于概率计算的低密度奇偶校验码译码公式的实现方法的处理系统示意图。图3为采用本发明方法与采用传统方法、存储器方法译码的性能曲线比较。
具体实施例方式下面结合附图通过具体实施例对本发明做进一步的详细描述。实施例I :低密度奇偶校验码(LDPC)译码初始化公式为A =，x e (_4，4)，经过坐标
I +沒映射变换
权利要求
1.一种基于概率计算的低密度奇偶校验码译码公式的实现方法，其特征在于首先将低密度奇偶校验码译码中的初始化公式进行坐标映射，将输入数据转换到概率域上，然后对该初始化公式进行线性近似，最后采用概率计算的方法实现计算；整个系统的构成方式为系统的输入接区间选择器的输入端，区间选择器的输出端同时与数值变换器的输入端和多路选择器的输入端相连接，数值变换器的输出端和比特产生器的输入端相连接，比特产生器的输出端和运算器的输入端相连接，运算器的输出端和多路选择器的另一输入端相连接，多路选择器输出结果；其中所述区间选择器，由系统的输入接加法器的输入端，加法器的另一输入端接常数4，加法器的输出端和第一移位器的输入端相连接，第一移位器的输出端同时和两个比较器的输入端相连接，同时第一移位器的输出端接数值变换器的输入端，两个比较器的另一输入端分别接常数O. 39和O. 61，两个比较器的输出端接数值变换器及多路选择器的输入端，这样配置连结所组成；所述数值变换器，将上述区间选择器中第一移位器输出的数据分别输入给数值变换器中第二移位器的一端及第一复用器的数据输入端，数值变换器中第二移位器的输出端和减法器的输入端相连接，减法器的另一输入端接常数I. 5，减法器的输出端和所述第一复用器的另一个数据输入端相连接，将上述区间选择器中比较器输出的数据分别输入给一个异或门的两个输入端，异或门的输出端和所述第一复用器的选择端相连接，第一复用器的输出接比特产生器的输入端；所述比特产生器，当中的随机数产生器的输出分别输入给三个比较器，将上述数值变换器中第一复用器的输出输给其中一个比较器的另一输入端，其他两个比较器的另一输入端分别接常数O. 1463和1，三个比较器的输出端分别接运算器的输入端，这样配置连结所组成；所述运算器将上述比特产生器中与第一复用器输出端相连接的比较器的输出端分别和第一与门、第二与门以及非门的输入端相连接，所述第一与门和第二与门，这两个与门的另一输入端分别和上述比特产生器中输入端接常数O. 1463和I的两个比较器的输出端相连接，所述非门的输出端和一个与非门的输入端相连接，与非门的另一输入端和上述比特产生器中输入端接常数O. 1463的比较器的输出端相连接，所述两个与门以及与非门的输出端接多路选择器的输入端，这样配置连结所组成；所述多路选择器，将上述运算器输出的三个数据分别输给第二复用器的数据输入端，第二复用器的选择端和上述区间选择器中两个比较器的输出端相连接，第二复用器的输出为该系统的输出。
全文摘要
本发明公开了一种基于概率计算的低密度奇偶校验码译码公式的实现方法，特征是对低密度奇偶校验码译码中初始化公式进行坐标映射，将输入数据转换到概率域上，然后对该初始化公式进行线性近似，最后采用概率计算的方法实现计算；其主要操作步骤是区间选择器对数据进行区间选择，数值变换器对数据进行变换，比特产生器将数据值转换为随机比特序列，运算器在概率域上进行运算，多路选择器选择输出的数据。采用本发明方法相对已有的存储器方法的优势在于节省了硬件资源，降低了硬件复杂度，而译码性能保持基本相同。
文档编号H03M13/11GK102832951SQ20121034415
公开日2012年12月19日 申请日期2012年9月17日 优先权日2012年4月23日
发明者秦晓卫, 尚生珑, 戴旭初 申请人:中国科学技术大学