基于反熔丝fpga的时间数字转换器及其温度漂移修正方法

专利名称：基于反熔丝fpga的时间数字转换器及其温度漂移修正方法
技术领域：
本发明涉及高精度时间测量领域，尤其涉及一种基于反熔丝FPGA的时间数字转换器及其温度漂移修正方法。
背景技术：
随着近年来航空航天的快速发展，高精度时间测量在航天领域、空间研究领域等辐射较强的场合中得到了广泛的应用，例如空间高能粒子谱仪和等离子体谱仪的飞行时间测量系统、卫星高度计、空间测距仪、空间遥测、量子通讯领域中的时间定标等等。在这些特殊的应用场合，高精度时间测量器件必须有较强的抗辐照性能，而且对于不同的应用，对时间测量的精度、死时间、时间测量动态范围等参数都有着不同的要求。在上述的应用领域，一款设计灵活、成本较低、应用范围广且具有较强抗辐照特性的高精度时间数字转换器具有重大的应用价值。时间测量的方法有很多，例如计数法、内插法、游标卡尺法、时间放大法、时间模拟转换+模拟数字转换等等。计数法最为简单，但是精度很难做到很高；时间放大法和时间模拟转换+模拟数字转换法电路复杂且死时间大，调试维护工作量大，高功耗且不易提高集成度，可应用的领域不多；内插法和游标卡尺法是目前使用较多的两种时间测量方法。游标卡尺法目前主要分两大实现手段:利用高精度时钟的周期差实现游标卡尺，以及利用两种固定延时单元的之间的延时差实现游标卡尺。前者消耗资源少，测量精度略低，后者消耗较多资源但是可以做到很高精度，这两种方法共同的缺点就是死时间较长。内插法与游标卡尺法相比，其在保证较高测量精度的同时有较低的死时间是一大亮点。中国专利CN1719353A提出在SRAM型FPGA中利用进位链实现高精度时间数字转换，该方法基本原理:利用内插法进行细时间测量，之后对锁存数据进行译码，另外由正向和反向系统时钟下两个高速同步计数器进行粗时间测量，最后将细时间测量单元和粗时间测量单元所测得的数字信息存入数据缓存单元，等待外部器件的读取。该专利提出的方法利用进位链实现时间内插，可以达到很高的时间测量精度。但是SRAM型FPGA如果在辐射较强的场合中使用，一旦被高能带电粒子击中，由于SRAM自身结构的原因很大概率会出现单粒子效应，这会导致最终得出错误的测量结果甚至烧毁芯片。同时该方法应用于温度变化范围较大的环境中时，测量精度会变差，该专利其并没有提出解决这一问题的方案。为高精度时间测量研发的专用ASIC芯片在一些空间环境或者辐射较高的领域已经得到过应用，其利用锁相环(PLL)抑或延时锁定环(DLL)技术来提高测量精度，可以做到几ns到IOOps左右的时间分辨。专用的ASIC芯片若要应用于航天、空间研究领域，需要花费大量的研发经费，还要需要经过大量的辐照测试来验证其抗辐照性能，研发周期很长。同时作为时间测量专用ASIC芯片，其功能固定，在实际使用时只能根据它的功能做相应设计，且其往往只适用于某些特定的研究任务，因此灵活性较差，并不适用于某些特定场合。

发明内容
本发明的目的在于利用抗辐射性能强的Actel反熔丝FPGA提供一种成本较低、设计灵活性较强的、可应用于航空航天、空间实验等辐照较强的环境中的高精度时间数字转换器。本发明在提供高精度时间测量功能的同时，具有较强的设计灵活性，且自身的死时间低，动态范围大，另外引入温度漂移修正算法即可将本发明应用于温度变化剧烈的环境中。为此，本发明公开了一种基于反熔丝FPGA的时间数字转换器，其包括:粗时间测量单元、细时间测量单元、译码单元和数据缓存单元,上述各个单元在单片反熔丝FPGA上实现；其中所述粗时间测量单元用于测量粗精度时间数据，并输出至所述数据缓存单元进行存储；所述细时间测量单元用于测量高精度时间数据，所述译码单元用于将所测量的高精度时间数据译码后输出至所述数据缓存单元进行存储。本发明还公开了一种对上述基于反熔丝FPGA的时间数字转换器所测量的时间进行温度漂移修正的方法，其包括:从所述数据缓存单元读取译码后的高精度时间数据；对所述译码后的高精度时间数据进行温度漂移修正:tffl= (M1+INL(M1))*LSB`
其中^表示修正后的高精度细时间，Ml为所述译码后的高精度时间数据，INL(Ml)表示高精度时间数据为Ml时的积分非线性，其根据已标定温度的积分非线性查找表INL获得，LSB表示当前工作温度最小测量单元的大小。本发明技术在Actel的反熔丝FPGA中实现可为辐射环境较强的基础研究和各种应用研究领域，尤其是空间探测领域提供一种使用灵活、成本较低、死时间低、高精度的时间测量方案，同时针对TDC码宽的温度漂移的修正方案，可使本发明应用于工作环境温度变化剧烈的研究领域的同时保证高测量精度。


图1是本发明中单通道时间数字转换(TDC)的原理功能框图；图2是本发明中读出使能信号产生以及单计数器测量粗时间的时序图；图3是本发明中进位级联连线实现细时间测量的原理框图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。本发明在反熔丝FPGA内实现粗时间和细时间的测量的原理结构框架如图1所示，其中包括细时间测量单元、译码单元、粗时间测量单元以及数据缓冲单元，这些都在一片反熔丝FPGA中实现。其中细时间测量单元利用反熔丝FPGA中的进位级联延时线对主时钟周期进行时间内插，该进位级联延时线由多级延时单元级联而成，本发明的一个优选实施例中选用一位加法器实现所述延时单元，其每一级的固定时间延时非常小，一级进位级联延时线的延时约为74ps，如此则可实现很高精度的时间测量。此处74ps即为时间数字转换器的最小测量单元(LSB)。在进位级联延时线的输入端接收到待测Hit信号后，细时间测量单元进行细时间测量，其输出数据为位数很宽的数据(宽度等同于使用的进位连线的级数)，译码单元的作用就是将细时间测量单元的输出数据进行译码，压缩其宽度，本部分的译码采用流水线技术进行顺序译码处理。粗时间测单元量则由工作在主时钟下的单个计数器即可实现，用于粗精度的时间数字转换。数据缓存单元则是由先入先出缓存单元FIFO构成，用于暂时存储时间测量数据，以等待外部器件根据缓存单元的读出时序来读出数据，数据读出后FIFO内相应的存储空间就释放出来用于存储后来的Hit信号的测量数据。若单片FPGA内集成了多通道的时间数字转换器，则每个通道的编号标志ID会随着测量数据一起存储到缓存单元内，这样在处理数据时可识别出各通道的数据。作为现场可编程器件，Actel反熔丝FPGA可利用VHDL或者VerilogHDL等硬件编程语言来自主设计逻辑。在逻辑设计完成后可利用Actel公司的LibeiO IDE集成软件根据逻辑代码生成配置文件，将配置文件下载到相应的反熔丝FPGA后，FPGA自动实现底层布局布线。本发明在反熔丝FPGA内实现时间数字转换的具体工作流程为:外部提供固定频率的时钟以及整个时间数字转换的工作使能信号，外部时钟经FPGA内部锁相环倍频后作为系统主时钟。待测的Hit信号输入细时间测量单元，在进位级联延时线上传输，之后由进位级联延时线的采样电路对其进行采样。采样电路为紧邻着进位级联延时线布局的D触发器，在主时钟上升沿到来时，D触发器对进位级联延时线的输出状态进行采样，得到细时间测量数据。采集到有效数据的同时，对应的Hit信号也会产生一个主时钟周期宽度的读出使能信号。该读出使能信号用于读出粗时间测量计数以及细时间测量采样数据。粗时间测量计数器在接收到读出使能信号后，会读出此时粗计数测量计数器的计数值作为被测的Hit信号的粗时间。在译码单元接收到该读出使能信号时，也会读出细时间测量数据，之后采用流水线技术对细时间数据进行译码，该译码过程可能需要数个周期，所述读出使能信号也对应在译码单元内被延时数个周期作为译码的读出使能信号。译码完成后，译码单元输出位数较少的细时间编码以及对缓存单元的写使能控制信号(如图中的Control和WREnable信号)，控制将所述细时间编码、粗时间测量单元输出的粗时间计数值以及TDC通道标志ID—起写入缓存单元。缓存单元的写时钟与主时钟同步，写入的数据按照事先定义好的格式写入。缓存单元会输出满或空状态指示信号(Empty和Full信号)，在满状态时缓存单元接收到写入使能信号仍然会拒绝数据的写入。外部器件提供缓存单元的读出控制时钟(RD CLK)，当其检测到缓存单元处在非空状态时，会发出读出使能信号(RD Enable)，此时缓存单元即把存储的时间测量信息输出。为了用单计数器即可正确地对所有Hit事例进行粗时间测量，对于每个Hit信号，在FPGA的逻辑代码中需要加入产生一个与主时钟同步且宽度等同于一个时钟周期的使能信号，其产生原理的时序图如图2所示:当一个Hit事例到来后，开始在多级一位加法器构成的进位级联延时线上传输，其中第一级加法器的输出信号如图2所示，是略微延迟于Hit信号的反向信号。在最接近的一个主时钟的上升沿到来时，第一级加法器的输出信号被第一级D触发器锁存，得到与时钟同步的触发信号，在下一个时钟周期的上升沿，一级D触发器的锁存信号被后一级D触发器反向锁存，然后将第一级D触发器的输出信号与后一级D触发器的反向锁存输出做逻辑与运算，如此可得到与每个Hit事例对应、与主时钟同步、时间宽度为一个时钟周期的读出使能信号。每个Hit信号到来时，计数锁存单元都会接收到一个读出使能信号，此时计数锁存单元会记下粗计数测量计数器此时的读数作为测量到的粗时间。计数锁存单元的存储的数值在接收到下一个读出使能信号之前都不会随计数器的数值改变。粗时间测量计数器在时钟的每个上升沿将粗时间计数加1，因此在每个时钟的上升沿粗时间测量计数器的输出处于未知状态，若要在此时读取计数可能会读出错误的计数值。为了避免在时钟的上升沿到来时读取计数器，每当一个所述读出使能信号发送给计数锁存单元时，在主时钟的下降沿读取计数值。读取到的粗时间计数值在等待细时间测量结果的译码步骤完成后，随细时间测量结果与TDC通道ID—起存储到缓存单元FIFO中。如图2中读到的粗时间计数为N，则粗时间测量结果为:t粗=N*Tclk (此处Tclk为系统主时钟周期)。另外，此处产生的读出使能信号除了用作读取粗时间测量计数器外，还可用于下文详细说明的译码单元对用于锁存进位级联延时线输出状态的D触发器的读出使能，以及将其延时数个时钟周期后用作读取细时间测量译码结果的使能信号。本发明中使用的细时间测量基于时间内插原理，对主时钟周期进行时间内插，就是使用进位级联延时线对时钟周期进行等分，可以把时间测量精度大大提高。如果主时钟周期为10ns，即频率为100MHz，如对周期进行100等分内插，可达到IOOps的时间测量精度，如果200等分则测量精度可达50ps。当I位加法器级联构成进位级联延时线实现时间内插时，如图3所示，加法器的加数都置为0，被加数都置为1，前一级加法器的进位输出端(FCO)都作为下一级加法器的进位输入。第一级加法器的进位输入端作为待测Hit信号的输入。当没有输入信号时，进位输入为0，所有加法器的输出都为(S) 1，所有加法器的进位输出端都为O。当有Hit信号输入时，即第一级进位输入端为I时，级联的加法器的输出从低到高逐步改变为O。在Hit信号输入进位级联延时线后，信号在进位级联延时线上传输，在之后最近的一个主时钟上升沿，利用逻辑单元中的D触发器即采样电路来锁存进位级联延时线上的输出信号，从锁存到的数据即可判断输入的Hit信号在进位级联延时线上传播的时间信息。如图1所示，用于采样的D触发器的个数等同于一位加法器的个数即进位级联延时线的级联级数，每个D触发器都对应于一级进位级联延时线，D触发器的输入端即为构成进位级联延时线的一位加法器的输出端。在主时钟的每个上升沿到来时，D触发器的输出状态会跳变为该时刻其输入端的相反状态，也就是说，在时钟上升沿到来时，若D触发器的输入端即其对应的一位加法器的输出状态为O,则D触发器的输出端会跳变为1，若输入端为I则输出端跳变为O。也可以说在时钟上升沿到来时，D触发器的输入端状态会被记住，并在其输出端反向地表达出来。在下一个时钟上升沿到来之前，D触发器的输出状态都不会改变。对于不同时刻到达的Hit信号，其在下个时钟上升沿到达时在进位级联延时线上传输的深度是不一样的，从而可以判断Hit信号达到的时间。例如:如果在下个时钟沿上升到来时，Hit信号在进位级联线上传输到第η个单元，则可以判断为，Hit信号到来的时间距离时钟的上升沿为n*LSB，这个就是需要测量的Hit信号的细时间。如何得到细时间测量数据下文会详细说明。在实际应用中，所用到的进位级联延时线的延时长度之和即为一个主时钟周期。在不同周期的主时钟下，所用到的进位级联延时线的级数是不一样的，所用的级数与时钟周期成正比。在本发明中，可以通过先后给时间数字转换器提供两个不同周期的主时钟，标定其所使用的进位级联延时线的级数来估算最小测量单元(LSB)。比如:在时钟周期为Tl时，进位级联延时线所使用的级数为NI，在时钟周期为T2时使用进位级联延时线的级数为N2，则时间数字转换器的最小测量单元大小为(T2-T1)/(N2-N1)。此处详细说明如何得到Hit信号的细时间测量数据:当一个Hit信号到来时，其在进位级联线上传输，进位级联延时线的输出状态在时钟上升沿到来时被D触发器锁存，同时由Hit信号产生读出使能信号发送给译码单元，译码单元会在接收到读出使能信号的下个时钟周期读出所有的D触发器的输出状态并开始进行译码。如此则可保证每次译码单元读出的数据都包含着每一个Hit信号的细时间数据，而不会得到无效的数据。此处，根据读出使能信号读出D触发器输出状态得到的数据为温度计码数据，需要译码单元对其进行译码以压缩数据位数的宽度。本发明使用的译码方法为顺序查找法，译码的原理为:从读取到的细时间测量数据中，由低到高即由第一位依次到最后一位寻找数据的跳变点，即寻找从I到O的跳变点，之后将该跳变点的位置信息以二进制码输出，此处所寻找到的跳变即代表Hit信号到来的细时间。例如:原本15位宽的温度计码数据111000000000000，经过译码后转换为4位宽的二进制码数据0011，即十进制的3。若温度计码的位数较高，则需要的译码时间也会相对较长，此处需要使用流水线技术，即将译码过程分解为若干个子处理过程，每个子过程都可在其专用有效的译码功能端上与其他子过程同时进行，从而可减少译码的死时间。本发明中将温度计码分解为几段，这几段分别由流水线译码的不同子过程执行，一级一级查找，最终完成整个顺序查找译码，输出译码数据。

时间数字转换器(TDC)的积分非线性(INL)指进行细时间测量时，实际值与理论值之间的误差，这主要是由于TDC每个最小测量单元之间的不均匀性的叠加引起的。在做实际测量的时候，需要根据TDC的INL查找表对细时间测量结果进行修正:t 细=(Ml+INL (Ml)) ^LSB0此处t细为经积分非线性修正后的细时间测量值，Ml为TDC译码后得到的细时间编码，INL(Ml)即为TDC在细时间编码为Ml时的积分非线性，最后乘上此时TDC的最小测量单元即得到细时间。当工作环境温度变化时，TDC的最小测量单元(LSB)会随之变化，如果不考虑温度漂移对测量精度的影响，仍用固定的积分非线性查找表修正细时间测量结果，则在温度变化较大时，会带来几百ps甚至Ins之多的误差，这会使得高精度的细时间测量变得意义不大。如果在每个温度点都标定TDC的LSB和积分非线性，这将是非常麻烦的过程，同时还需要大量的存储空间来存储INL在各个温度点的查找表数据。因此在实际应用时需要引入温度修正算法来保证TDC在不同温度环境中的时间测量准确性。TDC的码宽随温度的变化关系可通过热控温箱实验标定，具体实施方法:将TDC的测试电路板置于温控箱中，将其上电。调节温控箱控制面板上的温度至待标定的温度K0，待其内部温度稳定后对TDC于该温度下的LSB进行标定实验，并得到该温度下的最小测量单元大小LSBKO和积分非线性查找表INLKO。
微调温控箱内部温度(I 2度)，再次标定TDC的LSB，如此反复，得到所需要的温度范围内的LSB变化情况。拟合作出LSB随温度变化曲线，得到LSB与温度的函数关系LSB(K) = f (K)。在实际进行时间测量时，同时记录TDC的工作温度K1，利用已标定温度(KO)下的查找表以及LSB与温度的关系函数f (K)对TDC的细计数修正:t 细=(M1+INLK0 (M1))*LSBK1综上所述TDC的最终时间测量结果:t = t粗+t 细=N*Tclk+(Ml+INLKO(Ml))*LSBKlN为粗时间测量计数，Ml为细时间测量编码，Kl为FPGA即时工作温度，Tclk为主时钟周期，INLKO为已标定的温度为KO时积分非线性查找表函数，LSBKO为温度为KO时的最小测量单元的大小，LSBKl为温度为Kl时最小测量单元的大小，其根据所述LSB与温度的关系函数f (K)获得。该修正方法可以实时在FPGA中实现，也可以离线在电脑的数据处理软件中实现。实时修正需要消耗更多的FPGA资源，而离线修正则需要编写数据处理软件代码。在实现如本发明所述的细时间译码单元的功能时，使用其他类型的译码方法(如折半查找)也可以达到相同的目的。在实现如本发明所述的粗时间测量时，使用相对复杂的正相和反相主时钟下的两个计数器而不使用相对简单有效的产生读出使能信号的逻辑框架，二者可实现相同的粗时间测量目的。在实现如本发明所述的温度漂移修正时，使用在各个温度下标定TDC的积分非线性得到多个查找表，而后在修正细时间测量结果时使用插值法得到当前温度的修正值。这种修正方法需要多个查找表，消耗更多资源，但是与本发明所述的方法实现的是相同的目的。本发明技术在Actel的反熔丝FPGA中实现可为辐射环境较强的基础研究和各种应用研究领域，尤其是空间探测领域提供一种使用灵活、成本较低、死时间低、高精度的时间测量方案，同时针对TDC码宽的温度漂移的修正方案，可使本发明应用于工作环境温度变化剧烈的研究领域的同时保证高测量精度。本发明的有益效果详细说明如下:使用灵活。用FPGA实现高精度时间数字转换器的最大特点就是灵活。在很多研究领域，使用专用的ASIC电路实现时间数字转换，但是其所有的功能都是固定的已有的，在实际应用时的电路设计都只能根据已有的ASIC施行，基本没有任何灵活性，而且某些ASIC可能只为特定的用途研制，通用性较差。作为可编程器件，反熔丝FPGA在应用时可根据用户自己的需要设计逻辑代码，然后将代码固化下载到FPGA中即可工作。本发明的灵活性主要体现在:TDC自身功能的灵活调整可根据实际需求改变FPGA逻辑单元实现；TDC通道数的灵活调整可应需求选取不同容量的FPGA器件来实现；不同测量精度的灵活调整可通过改编FPGA逻辑代码来实现；不同动态测量范围灵活调整可通过改变粗计数器的位数以及主时钟频率实现；不同的电平标准的灵活调整通过FPGA的逻辑的编写即可实现。成本低。在辐射较高的领域实现高精度时间测量时，研发专用ASIC芯片，尤其是抗辐射性能较强的ASIC，通常会需要非常多的经费，若从国外购买往往被禁运；而反熔丝FPGA与之相比则容易得到的多，价格也相对要低很多。
可适应温度变化剧烈的工作环境。航天等级或者军用等级的反熔丝FPGA自身工作温度范围就比较广，配合上温度漂移修正算法，即使工作环境温度出现大的波动，本发明所述的数字时间转换器仍然可以保证很高的时间测量精度。就本发明所述原理，在反熔丝FPGA-AX500中实现了高精度的时间数字转换器，在室温25摄氏度的环境下，最小测量单元(LSB)为约74ps，积分非线性(INL)在-0.8/+1.7LSB之间，时间测量均方根误差统计值为40ps左右。当FPGA的工作温度变化范围为-20摄氏度至+70摄氏度时，引入温度修正算法后，TDC的时间测量结果的统计均方根误差稳定在40ps左右。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。本发明的研究受“中央高校基本科研业务费专项资金资助”(the FundamentalResearch Funds for the Central Universities),资助号为 WK2030040023。
权利要求
1.一种基于反熔丝FPGA的时间数字转换器，其包括:粗时间测量单元、细时间测量单元、译码单元和数据缓存单元，上述各个单元在单片反熔丝FPGA上实现；其中所述粗时间测量单元用于测量粗精度时间数据，并输出至所述数据缓存单元进行存储；所述细时间测量单元用于测量高精度时间数据，所述译码单元用于将所测量的高精度时间数据译码后输出至所述数据缓存单元进行存储。
2.按权利要求1所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述粗时间测量单元包括工作在主时钟周期下的单个计数器和计数锁存单元，所述计数器在每个主时钟周期的上升沿将粗时间计数加I ;所述锁存单元在被测信号到来时，锁存所述计数器中的计数值，以作为所述粗精度时间数据。
3.按权利要求1所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述细时间测量单元包括级联延时线；所述级联延时线由多级延时单元构成，第一级延时单元的输入为被测信号，其它延时单兀的输入为前一级延时单兀的输出；每一级延时单兀对应一个D触发器，在主时钟上升沿到来时，每一级延时单元的输出被与其对应的D触发器反向锁存。
4.按权利要求3所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述延时单元为I位加法器，其进位输入端接收被测信号，其进位输出作为下一级I位加法器的进位输入，其输出被与其对应的D触发器反向锁存。
5.按权利要求4所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述第一级加法器对应的D触发器锁存第一级加法器的进位输出后，在下一个主时钟上升沿，其锁存信号被另一 D触发器反向锁存，所述锁存信号和所述反向锁存信号经与门产生读出使能信号，所述读出使能信号输出至粗时间测量单元和译码单元，所述粗时间测量单元在接收到所述读出使能信号后输出粗精度时间数据至所述数据缓存单元；所述译码单元接收到所述读出使能信号后从D触发器读出所述高精度时间数据，并将其进行译码后输出至所述数据缓存单元。
6.按权利要求1所述的基于 反熔丝FPGA的时间数字转换器，其特征在于，所述译码单元使用流水线技术从所测量到的高精度时间数据中找出数据的跳变点，并输出该跳变点的位置编码数据，该位置编码数据即为译码后的高精度时间数据。
7.按权利要求4所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述进位级联延时线中多级延时单元的延时长度之和为一个主时钟周期，不同主时钟周期下，延时单元的级数不同。
8.一种对如权利要求1所述的基于反熔丝FPGA的时间数字转换器所测量的时间进行温度漂移修正的方法，其包括: 从所述数据缓存单元读取译码后的高精度时间数据； 对所述译码后的高精度时间数据进行温度漂移修正:t 细=(M1+INL(M1))*LSB 其中七_表示修正后的高精度细时间，Ml为所述译码后的高精度时间数据，INL(Ml)表示高精度时间数据为Ml时的积分非线性，其根据已标定温度的积分非线性查找表INL获得，LSB表示当前工作温度最小测量单元的大小。
9.按权利要求8所述的方法，其特征在于，在所述时间数字转换器的工作环境温度变化，且当前温度Kl未标定，即其最小测量单元LSBKl和积分非线性查找表未知时，对所述译码后的高精度时间数据进行温度漂移修正具体包括: 根据已标定的温度的最小测量单元得到最小测量单元随温度变化的拟合曲线f(K)； 根据所述拟合曲线f (K)获得当前温度Kl下的最小测量单元LSBKl ； 根据已标定的温度积分非线性表和当前温度Kl下的最小测量单元LSBK1，获得温度漂移修正后的高精度时间: t 细=(Ml+INLKO(M1))*LSBK1 其中，INLKO (Ml)表示已标定温度KO下的积分非线性。
10.按权利要求8所述的方法，其特征在于，对所述高精度时间的温度漂移修正在所述反熔丝FPGA上完成，或者在 所述FPGA外部完成。
全文摘要
本发明公开了基于反熔丝FPGA的高精度时间数字转换器以及其温度漂移的修正算法。基于反熔丝FPGA的时间数字转换器分为两个部分一是用计数法进行粗时间测量，另一部分是用FPGA内部的进位级联连线实现时间内插，即用内插法实现细时间测量。在测量完成后，根据FPGA的工作环境温度结合温度漂移修正算法对细时间的测量结果进行修正，以求在大的温度变化范围内都保证时间数字转换器的测量精度。本发明的关键技术是使用在主时钟下工作的高速计数器实现粗计数测量，利用进位连线对时钟周期实现时间内插来测量细时间，标定时间数字转换器的最小测量单元(LSB)得到其随温度的变化函数关系，再根据该函数关系以及时间数字转换器的积分非线性对细时间测量结果进行修正。
文档编号H03M1/50GK103092059SQ20121056638
公开日2013年5月8日 申请日期2012年12月24日 优先权日2012年12月24日
发明者刘树彬, 秦熙, 封常青, 安琪 申请人:中国科学技术大学