专利名称：有源器件集成化电路装置的制作方法
技术领域：
本实用新型属于有源器件集成化应用技术领域，尤其涉及一种有源器件集成化电路装置，可用做大学实验教学模块的开发。
背景技术：
大学实验教学对于工科学生的培养起着极其重要的作用。实验教学有利于学生更好的掌握理论知识，培养将理论知识运用于实际的能力，动手实践和创新能力。目前，高校开设的实验课程中一般仅仅针对某一实验原理设置实验，很少有实验涉及到不同理论模块的组合，尤其是大学电路原理实验课程。在现有电路实验器材中，有专门的信号发生器产生相应的谐波分量，也有相应的加法器。但是都没有对其进行集成化的组合，实现的功能也极其简单。而且对于信号发生器，学生往往只知道使用，却不知道谐波产生的原理。对于滤波环节，学生也缺乏对相关原理性知识的了解，不知道滤波的原理和结构，导致这一块理论对 于许多学生而言，尤其是本科生，是一块空白。滤波在现实生活中也存在广泛的应用，无论是强电，弱电，都有滤波电路实现信号的过滤，提高信号的质量。在高压远距离交流电力传输线路、高频信号传输线路，必须采用分布参数电路进行建模分析和计算。而在大学实验教学中，未涉及对传输线路的模拟，对信号无畸变传输的探究实验也几乎是一个空白，学生往往只知道理论的分析，却不能通过实验作更深层次的探究和理解。而对于信号的无畸变传输在弱电研究领域也有着极为重要的意义。例如手机等通信领域，微电子领域都涉及到信号的传输问题，而能改善信号传输的质量，实现信号的无畸变传输对于这些领域发展将会从产生积极的作用，将会进一步推动其发展。而综合上述实验模块，进行集成和系统化的设计，使各个模块环环相扣，形成组合化的实验模块在现有的大学实验器材中还未出现，导致学生对上述几块知识不能形成整体的，综合的认识，不能达到融会贯通的地步，也不能给学生提高很好的平台，提升其创新意识，和动手实践的能力，而这些是目前大学实验的一个短板。
发明内容本实用新型的目的是针对现有技术的不足，提供一种有源器件集成化电路装置。本实用新型包括滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块、电源VCC，电源VCC为滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块供电，滤波电路模块的输入端接方波信号，滤波电路模块的输出端接加法器电路模块的输入端，加法器电路模块的输出端接低通滤波电路模块的输入端，低通滤波电路模块的输出端接链型集中参数电路模块的输入端，链型集中参数电路模块的输出端输出波形。滤波电路模块包括一次谐波滤波器电路、三次谐波滤波器电路、五次谐波滤波器电路；一次谐波滤波器电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一电容Cl、第二电容C2、第三电容C3、第七运放U7、第八运放U8 ;第一电阻Rl的一端接方波信号，另一端接第一电容Cl、第二电容C2、第二电阻R2的一端；第一电容Cl的另一端接第三电阻R3、第五电阻R5的一端,第二电容C2的另一端接第三电阻R3的另一端、第八运放U8的2脚，第二电阻R2的另一端、第四电阻R4的一端接地；第四电阻R4的另一端接第八运放U8的3脚，第八运放U8的6脚接第五电阻R5、第七电阻R7的一端；第五电阻R5的另一端接第六电阻R6的一端、第七运放U7的2脚，第七电阻R7的另一端接第三电容C3的一端、第七运放U7的3脚，第三电容C3的另一端接地，第七运放U7的6脚接第六电阻R6的另一端，第八运放U8的7脚、第七运放U7的7脚接电源VCC正极，第八运放U8的4脚、第七运放U7的4脚接电源VCC负极，第八运放U8和第七运放U7的1、5、8脚均悬空；三次谐波滤波器电路包括第八电阻R8、第九电阻R9、第十电阻R10、第i^一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第五运放U5、第六运放U6 ;第八电阻R8的一端接方波信号，另一端接第四电容C4、第五电容C5、第九电阻R9的一端；第四电容C4的另一端接第十电阻 R10、第六电容C6的一端,第五电容C5的另一端接第十电阻RlO的另一端、第六运放U6的2脚，第i 电阻Rll的一端接第六运放U6的3脚,第六运放U6的6脚接第六电容C6的一端，第六电容C6的另一端接第七电容C7、第八电容C8、第十二电阻R12的一端，第七电容C7的另一端接第十三电阻R13的一端、第五运放U5的6脚，第八电容C8的另一端接第十三电阻R13的另一端、第五运放U5的2脚，第十四电阻R14的一端接第五运放U5的3脚；第九电阻R9、第i^一电阻R11、第十二电阻R12、第十四电阻R14的另一端接地，第五运放U5的7脚、第六运放U6的7脚接电源VCC正极,第五运放U5的4脚、第六运放U6的4脚接电源VCC负极,第六运放U8和第五运放U7的1、5、8脚均悬空；五次谐波滤波器电路包括第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二i^一电阻R21、第二十二电阻R22、第二十三电阻R23、第九电容C9、第十电容C10、第^^一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第九运放U9、第十运放U10、第^ 运放Ull ;第十五电阻R15的一端接方波信号，另一端接第九电容C9、第十电容C10、第十六电阻R16的一端，第九电容C9的另一端接第十七电阻R17、第十八电阻R18的一端，第十电容ClO的另一端接第九运放U9的2脚，第九运放U9的6脚接第十八电阻R18的一端；第十八电阻R18的另一端接第i^一电容C11、第十二电容C12、第十九电阻R19的一端，第i^一电容Cll的另一端接第二十电阻R20、第二i^一电阻R21的一端，第二十电阻R20、第十二电容C12的另一端接第十运放UlO的2脚，第十运放UlO的6脚接第二十一电阻R21的一端；第二十一电阻R21的另一端接第十三电容C13、第十四电容C14、第二十三电阻R23的一端，第十三电容C13的另一端接第二十二电阻R22的一端、第十一运放Ull的6脚，第二十二电阻R22、第十四电容C14的另一端接第十一运放Ull的2脚；第十六电阻R16的另一端、第十七电阻R17的另一端、第九运放U9的3脚、第十九电阻R19的另一端、第十运放UlO的3脚、第二十三电阻R23的另一端、第十一运放Ull的3脚均接地，第九运放U9的7脚、第十运放UlO的7脚、第i^一运放Ull的7脚均接电源VCC正极，第九运放U9的4脚、第十运放UlO的4脚、第^^一运放UlI的4脚均接电源VCC负极,第九运放U9、第十运放U10、第^^一运放Ull的1、5、8脚均悬空；[0011]所述的第一电阻R1、第八电阻R8、第十五电阻R15接方波信号的一端作为滤波电路模块的输入端，第五运放U5、第七运放U7、第^^一运放Ul I的6脚作为滤波电路模块的输出端。加法器电路模块包括第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第四运放U4，第二十四电阻R24的一端接第七运放U7的6脚，第二十五电阻R25的一端接第五运放U5的6脚,第二十六电阻R26的一端接第^ 运放Ull的6脚，第二十四电阻R24、第二十五电阻R25、第二十六电阻R26的另一端接第二十七电阻R27的一端、第四运放U4的2脚，第二十七电阻R27的另一端接第四运放U4的6脚；第四运放U4的3脚接地，第四运放U4的7脚接电源VCC正极，第四运放U4的4脚接电源VCC负极，第 四运放U4的1、5、8脚均悬空；所述的第二十四电阻R24接第七运放U7的6脚的该端、第二十五电阻R25接第五运放U5的6脚的该端、第二十六电阻R26接第十一运放Ull的6脚的该端作为加法器电路模块的输入端，第四运放U4的6脚作为加法器电路模块的输出端。所述的低通滤波电路模块包括第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三^^一电阻R31、第三十二电阻R32、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第一运放U1、第二运放U2、第三运放U3 ;第二十八电阻R28的一端接第四运放U4的6脚，另一端接第十五电容C15的一端、第一运放Ul的3脚，第一运放Ul的2脚、6脚接第二十九电阻R29的一端；第二十九电阻R29的另一端接第十六电容C16、第三十电阻R30的一端，第十六电容C16的另一端、第二运放U2的2脚和6脚均接第三^ 电阻R31的一端,第三十电阻R30的另一端接第十七电容C17的一端、第二运放U2的3脚；第三i^一电阻R31的另一端接第十八电容C18、第三十二电阻R32的一端，第十八电容C18的另一端接第三运放U3的2脚和6脚，第三十二电阻R32的另一端接第十九电容C19的一端、第三运放U3的3脚；第十五电容C15、第十七电容C17、第十九电容C19的另一端均接地，第一运放Ul的7脚、第二运放U2的7脚、第三运放U3的7脚均接电源VCC正极,第一运放Ul的4脚、第二运放U2的4脚、第三运放U3的4脚均接电源VCC负极，第一运放U1、第二运放U2、第三运放U3的1、5、8脚均悬空；所述的第二十八电阻R28第四运放U4的6脚的该端作为低通滤波电路模块的输入端，第三运放U3的6脚作为低通滤波电路模块的输出端。链型集中参数电路模块包括第一电感LI、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第七电感L7、第八电感L8、第九电感L9、第十电感L10、第i^一电感L11、第十二电感L12、第二十电容C20、第二i^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三^^一电容C31、第三十三电阻R33。第一电感LI的一端接第三运放U3的6脚，另一端接第二十电容C20、第二电感L2的一端，第二电感L2的另一端接第二^^一电容C21、第三电感L3的一端，第三电感L3的另一端接第二十二电容C22、第四电感L4的一端，第四电感L4的另一端接第二十三电容从23和第五电感L5的一端,第五电感L5的另一端接第二十四电容C24、第六电感L6的一端,第六电感L6的另一端接第二十五电容C25、第七电感L7的一端，第七电感L7的另一端接第二十六电容C26、第八电感L8的一端，第八电感L8的另一端接第二十七电容C27、第九电感L9的一端，第九电感L9的另一端接第二十八电容C28、第十电感LlO的一端，第十电感LlO的另一端接第二十九电容C29、第^ 电感LI I的一端,第^ 电感Lll另一端接第三i 电容C30、第十二电感L12的一端；第十二电感L12另一端接第三i^一电容C31、第三十三电阻R33的一端；第二十电容C20、第二i^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三i^一电容C31、第三十三电阻R33的另一端均接地。所述的第一电感LI接第三运放U3的6脚的该端作为链型集中参数电路模块的输入端。本实用新型有益效果如下本实用新型装置集成了滤波电路，加法电路，链型集中参数电路三个模块，涉及了频谱分析、滤波、信号的叠加、分布参数电路模拟以及信号无畸变传输，实现了从方波信号中滤的一次谐波，三次谐波，五次谐波，并通过加法电路得到一三五次谐波的叠加信号，并 通过链型集中参数电路模拟的分布参数电路，来探索信号无畸变传输的功能。本装置高度的集成化和组合化，各个模块本身都很好的实现其相应的功能，模块之间也层层相扣，将各个单一的模块加以组合，实现更复杂的功能，完成了对非正弦信号和信号无畸变传输的探索。此装置可以作为大学电路实验装置模块，供学生实验研究所用，帮助学生探究理解电路原理中关于频谱分析，滤波，信号叠加和信号无畸变传输等多个难懂的电路理论，为他们提供动手操作的平台，培养其创新能力和动手实践能力。目前大学实验装置过于简单，多为单个实验装置，实现的功能也极其简单，不利于学生对知识的综合掌握和融会贯通。本装置就体现了组合化的思想，将各个单独的模块集成形成复杂的组合实验模块，有利于学生将各个模块的知识相互比较，融会贯通。同时，实验装置具有体积小，各个实验模块结果良好，实现的功能复杂的优点。
图I为本实用新型|旲块关系不意图；图2为本实用新型滤波电路模块中一次谐波滤波电路图；图3为本实用新型滤波电路模块中三次谐波滤波电路图；图4为本实用新型滤波电路模块中五次谐波滤波电路图；图5为本实用新型加法器电路模块图；图6为本实用新型低通滤波电路模块图；图7为本实用新型链型集中参数电路模块图。
具体实施方式
以下结合附图对本实用新型作进一步说明。如图I所示，一种有源器件集成化电路装置，包括滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块、电源VCC，电源VCC为滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块供电，滤波电路模块的输入端接方波信号，滤波电路模块的输出端接加法器电路模块的输入端，加法器电路模块的输出端接低通滤波电路模块的输入端，低通滤波电路模块的输出端接链型集中参数电路模块的输入端，链型集中参数电路模块的输出端输出波形。滤波电路模块包括一次谐波滤波器电路、三次谐波滤波器电路、五次谐波滤波器电路；如图2所示，一次谐波滤波器电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一电容Cl、第二电容C2、第三电容C3、第七运放U7、第八运放U8 ;第一电阻Rl的一端接方波信号，另一端接第一电容Cl、第二电容C2、第二电阻R2的一端；第一电容Cl的另一端接第三电阻R3、第五电阻R5的一端,第二电容C2的另一端接第三电阻R3的另一端、第八运放U8的2脚，第二电阻R2的另一端、第四电阻R4的一端接地；第四电阻R4的另一端接第八运放U8的3脚，第八运放U8的6脚接第五电阻R5、第七电阻R7的一端；第五电阻R5的另一端接第六电阻R6的一端、第七运放U7的2脚，第七电阻R7的另一端接第三电容C3的一端、第七运放U7的3脚，第三电容C3的另一端接地，第七运放U7的6脚接第六电阻R6的另一端，第八运放U8的7脚、第七运放U7的7脚接电源VCC正极，第八运放U8的4脚、第七运放U7的4脚接电源VCC负极，第八运放U8和第七运放U7的1、5、8脚均悬空；如图3所示，三次谐波滤波器电路包括第八电阻R8、第九电阻R9、第十电阻R10、第i^一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第五运放U5、第六运放U6 ;第八电阻R8的一端接方波信号，另一端接第四电容C4、第五电容C5、第九电阻R9的一端；第四电容C4的另一端接第十电阻R10、第六电容C6的一端,第五电容C5的另一端接第十电阻RlO的另一端、第六运放U6的2脚，第^^一电阻Rll的一端接第六运放U6的3脚，第六运放U6的6脚接第六电容C6的一端,第六电容C6的另一端接第七电容C7、第八电容C8、第十二电阻R12的一端，第七电容C7的另一端接第十三电阻R13的一端、第五运放U5的6脚，第八电容C8的另一端接第十三电阻R13的另一端、第五运放U5的2脚，第十四电阻R14的一端接第五运放U5的3脚；第九电阻R9、第十一电阻R11、第十二电阻R12、第十四电阻R14的另一端接地，第五运放U5的7脚、第六运放U6的7脚接电源VCC正极，第五运放U5的4脚、第六运放U6的4脚接电源VCC负极,第六运放U8和第五运放U7的1、5、8脚均悬空；如图4所示，五次谐波滤波器电路包括第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二i^一电阻R21、第二十二电阻R22、第二十三电阻R23、第九电容C9、第十电容C10、第^^一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第九运放U9、第十运放U10、第^ 运放Ull ;第十五电阻R15的一端接方波信号,另一端接第九电容C9、第十电容C10、第十六电阻R16的一端,第九电容C9的另一端接第十七电阻R17、第十八电阻R18的一端，第十电容ClO的另一端接第九运放U9的2脚，第九运放U9的6脚接第十八电阻R18的一端；第十八电阻R18的另一端接第i 电容C11、第十二电容C12、第十九电阻R19的一端,第^ 电容Cll的另一端接第二十电阻R20、第二i^一电阻R21的一端，第二十电阻R20、第十二电容C12的另一端接第十运放UlO的2脚，第十运放UlO的6脚接第二十一电阻R21的一端；第二十一电阻R21的另一端接第十三电容C13、第十四电容C14、第二十三电阻R23的一端，第十三电容C13的另一端接第二十二电阻R22的一端、第十一运放Ull的6脚，第二十二电阻R22、第十四电容C14的另一端接第十一运放Ull的2脚；第十六电阻R16的另一端、第十七电阻R17的另一端、第九运放U9的3脚、第十九电阻R19的另一端、第十运放UlO的3脚、第二十三电阻R23的另一端、第i 运放Ull的3脚均接地,第九运放U9的7脚、第十运放UlO的7脚、第^运放Ull的7脚均接电源VCC正极，第九运放U9的4脚、第十运放UlO的4脚、第^^一运放Ull的4脚均接电源VCC负极,第九运放U9、第十运放U10、第^^一运放Ull的1、5、8脚均悬空;所述的第一电阻R1、第八电阻R8、第十五电阻R15接方波信号的一端作为滤波电路模块的输入端，第五运放U5、第七运放U7、第^^一运放Ul I的6脚作为滤波电路模块的输出端。如图5所示，加法器电路模块包括第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第四运放U4，第二十四电阻R24的一端接第七运放U7的6脚，第二十五电阻R25的一端接第五运放U5的6脚,第二十六电阻R26的一端接第^ 运放Ull的6脚，第二十四电阻R24、第二十五电阻R25、第二十六电阻R26的另一端接第二十七 电阻R27的一端、第四运放U4的2脚，第二十七电阻R27的另一端接第四运放U4的6脚；第四运放U4的3脚接地，第四运放U4的7脚接电源VCC正极，第四运放U4的4脚接电源VCC负极，第四运放U4的1、5、8脚均悬空；所述的第二十四电阻R24接第七运放U7的6脚的该端、第二十五电阻R25接第五运放U5的6脚的该端、第二十六电阻R26接第十一运放Ull的6脚的该端作为加法器电路模块的输入端，第四运放U4的6脚作为加法器电路模块的输出端。如图6所示，所述的低通滤波电路模块包括第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三i^一电阻R31、第三十二电阻R32、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第一运放U1、第二运放U2、第三运放U3 ’第二十八电阻R28的一端接第四运放U4的6脚,另一端接第十五电容C15的一端、第一运放Ul的3脚，第一运放Ul的2脚、6脚接第二十九电阻R29的一端；第二十九电阻R29的另一端接第十六电容C16、第三十电阻R30的一端,第十六电容C16的另一端、第二运放U2的2脚和6脚均接第三i^一电阻R31的一端，第三十电阻R30的另一端接第十七电容C17的一端、第二运放U2的3脚；第三i^一电阻R31的另一端接第十八电容C18、第三十二电阻R32的一端，第十八电容C18的另一端接第三运放U3的2脚和6脚，第三十二电阻R32的另一端接第十九电容C19的一端、第三运放U3的3脚；第十五电容C15、第十七电容C17、第十九电容C19的另一端均接地，第一运放Ul的7脚、第二运放U2的7脚、第三运放U3的7脚均接电源VCC正极，第一运放Ul的4脚、第二运放U2的4脚、第三运放U3的4脚均接电源VCC负极，第一运放U1、第二运放U2、第三运放U3的1、5、8脚均悬空；所述的第二十八电阻R28第四运放U4的6脚的该端作为低通滤波电路模块的输入端，第三运放U3的6脚作为低通滤波电路模块的输出端。如图7所示，链型集中参数电路模块包括第一电感LI、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第七电感L7、第八电感L8、第九电感L9、第十电感L10、第i^一电感L11、第十二电感L12、第二十电容C20、第二i^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三^^一电容C31、第三十三电阻R33。第一电感LI的一端接第三运放U3的6脚，另一端接第二十电容C20、第二电感L2的一端，第二电感L2的另一端接第二i^一电容C21、第三电感L3的一端，第三电感L3的另一端接第二十二电容C22、第四电感L4的一端，第四电感L4的另一端接第二十三电容从23和第五电感L5的一端,第五电感L5的另一端接第二十四电容C24、第六电感L6的一端，第六电感L6的另一端接第二十五电容C25、第七电感L7的一端，第七电感L7的另一端接第二十六电容C26、第八电感L8的一端，第八电感L8的另一端接第二十七电容C27、第九电感L9的一端，第九电感L9的另一端接第二十八电容C28、第十电感LlO的一端，第十电感LlO的另一端接第二十九电容C29、第^^一电感Lll的一端，第i^一电感Lll另一端接第三H 电容C30、第十二电感L12的一端；第十二电感L12另一端接第三i 电容C31、第 三十三电阻R33的一端；第二十电容C20、第二i^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三^^一电容C31、第三十三电阻R33的另一端均接地。所述的第一电感LI接第三运放U3的6脚的该端作为链型集中参数电路模块的输入端。
权利要求1.有源器件集成化电路装置，包括滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块、电源VCC ;其特征在于 电源VCC为滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块供电，滤波电路模块的输入端接方波信号，滤波电路模块的输出端接加法器电路模块的输入端，加法器电路模块的输出端接低通滤波电路模块的输入端，低通滤波电路模块的输出端接链型集中参数电路模块的输入端，链型集中参数电路模块的输出端输出波形； 滤波电路模块包括一次谐波滤波器电路、三次谐波滤波器电路、五次谐波滤波器电路； 一次谐波滤波器电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一电容Cl、第二电容C2、第三电容C3、第七运放U7、第八运放U8 ;第一电阻Rl的一端接方波信号，另一端接第一电容Cl、第二电容C2、第二电阻R2的一端；第一电容Cl的另一端接第三电阻R3、第五电阻R5的一端,第二电容C2的另一端接第三电阻R3的另一端、第八运放U8的2脚，第二电阻R2的另一端、第四电阻R4的一端接地；第四电阻R4的另一端接第八运放U8的3脚，第八运放U8的6脚接第五电阻R5、第七电阻R7的一端；第五电阻R5的另一端接第六电阻R6的一端、第七运放U7的2脚,第七电阻R7的另一端接第三电容C3的一端、第七运放U7的3脚，第三电容C3的另一端接地，第七运放U7的6脚接第六电阻R6的另一端，第八运放U8的7脚、第七运放U7的7脚接电源VCC正极，第八运放U8的4脚、第七运放U7的4脚接电源VCC负极，第八运放U8和第七运放U7的1、5、8脚均悬空； 三次谐波滤波器电路包括第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第五运放U5、第六运放U6 ;第八电阻R8的一端接方波信号，另一端接第四电容C4、第五电容C5、第九电阻R9的一端；第四电容C4的另一端接第十电阻R10、第六电容C6的一端,第五电容C5的另一端接第十电阻RlO的另一端、第六运放U6的2脚，第i 电阻Rll的一端接第六运放U6的3脚,第六运放U6的6脚接第六电容C6的一端，第六电容C6的另一端接第七电容C7、第八电容C8、第十二电阻R12的一端，第七电容C7的另一端接第十三电阻R13的一端、第五运放U5的6脚，第八电容CS的另一端接第十三电阻R13的另一端、第五运放U5的2脚，第十四电阻R14的一端接第五运放U5的3脚；第九电阻R9、第十一电阻R11、第十二电阻R12、第十四电阻R14的另一端接地，第五运放U5的7脚、第六运放U6的7脚接电源VCC正极，第五运放U5的4脚、第六运放U6的4脚接电源VCC负极，第六运放U8和第五运放U7的1、5、8脚均悬空； 五次谐波滤波器电路包括第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二i^一电阻R21、第二十二电阻R22、第二十三电阻R23、第九电容C9、第十电容C10、第^^一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第九运放U9、第十运放U10、第^ 运放Ull ;第十五电阻R15的一端接方波信号，另一端接第九电容C9、第十电容C10、第十六电阻R16的一端,第九电容C9的另一端接第十七电阻R17、第十八电阻R18的一端，第十电容ClO的另一端接第九运放U9的2脚，第九运放U9的6脚接第十八电阻R18的一端；第十八电阻R18的另一端接第i^一电容C11、第十二电容C12、第十九电阻R19的一端,第^ 电容Cll的另一端接第二十电阻R20、第二i 电阻R21的一端,第二十电阻R20、第十二电容C12的另一端接第十运放UlO的2脚，第十运放UlO的6脚接第二十一电阻R21的一端；第二十一电阻R21的另一端接第十三电容C13、第十四电容C14、第二十三电阻R23的一端，第十三电容C13的另一端接第二十二电阻R22的一端、第十一运放Ull的6脚，第二十二电阻R22、第十四电容C14的另一端接第十一运放Ull的2脚；第十六电阻R16的另一端、第十七电阻R17的另一端、第九运放U9的3脚、第十九电阻R19的另一端、第十运放UlO的3脚、第二十三电阻R23的另一端、第十一运放Ull的3脚均接地，第九运放U9的7脚、第十运放UlO的7脚、第i^一运放Ull的7脚均接电源VCC正极，第九运放U9的4脚、第十运放UlO的4脚、第^^一运放UlI的4脚均接电源VCC负极,第九运放U9、第十运放U10、第^^一运放Ull的1、5、8脚均悬空； 所述的第一电阻R1、第八电阻R8、第十五电阻R15接方波信号的一端作为滤波电路模 块的输入端，第五运放U5、第七运放U7、第^^一运放Ull的6脚作为滤波电路模块的输出端; 加法器电路模块包括第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第四运放U4，第二十四电阻R24的一端接第七运放U7的6脚，第二十五电阻R25的一端接第五运放U5的6脚,第二十六电阻R26的一端接第^ 运放Ull的6脚，第二十四电阻R24、第二十五电阻R25、第二十六电阻R26的另一端接第二十七电阻R27的一端、第四运放U4的2脚，第二十七电阻R27的另一端接第四运放U4的6脚；第四运放U4的3脚接地，第四运放U4的7脚接电源VCC正极，第四运放U4的4脚接电源VCC负极，第四运放U4的1、5、8脚均悬空； 所述的第二十四电阻R24接第七运放U7的6脚的该端、第二十五电阻R25接第五运放U5的6脚的该端、第二十六电阻R26接第十一运放Ull的6脚的该端作为加法器电路模块的输入端，第四运放U4的6脚作为加法器电路模块的输出端； 所述的低通滤波电路模块包括第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三i^一电阻R31、第三十二电阻R32、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第一运放U1、第二运放U2、第三运放U3 ;第二十八电阻R28的一端接第四运放U4的6脚，另一端接第十五电容C15的一端、第一运放Ul的3脚,第一运放Ul的2脚、6脚接第二十九电阻R29的一端；第二十九电阻R29的另一端接第十六电容C16、第三十电阻R30的一端，第十六电容C16的另一端、第二运放U2的2脚和6脚均接第三i^一电阻R31的一端，第三十电阻R30的另一端接第十七电容C17的一端、第二运放U2的3脚；第三i^一电阻R31的另一端接第十八电容C18、第三十二电阻R32的一端，第十八电容C18的另一端接第三运放U3的2脚和6脚，第三十二电阻R32的另一端接第十九电容C19的一端、第三运放U3的3脚；第十五电容C15、第十七电容C17、第十九电容C19的另一端均接地，第一运放Ul的7脚、第二运放U2的7脚、第三运放U3的7脚均接电源VCC正极，第一运放Ul的4脚、第二运放U2的4脚、第三运放U3的4脚均接电源VCC负极，第一运放U1、第二运放U2、第三运放U3的1、5、8脚均悬空； 所述的第二十八电阻R28第四运放U4的6脚的该端作为低通滤波电路模块的输入端，第三运放U3的6脚作为低通滤波电路模块的输出端； 链型集中参数电路模块包括第一电感LI、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第七电感L7、第八电感L8、第九电感L9、第十电感L10、第i^一电感L11、第十二电感L12、第二十电容C20、第二i^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三^^一电容C31、第三十三电阻R33 ；第一电感LI的一端接第三运放U3的6脚，另一端接第二十电容C20、第二电感L2的一端，第二电感L2的另一端接第二i^一电容C21、第三电感L3的一端，第三电感L3的另一端接第二十二电容C22、第四电感L4的一端，第四电感L4的另一端接第二十三电容从23和第五电感L5的一端,第五电感L5的另一端接第二十四电容C24、第六电感L6的一端,第六电感L6的另一端接第二十五电容C25、第七电感L7的一端，第七电感L7的另一端接第二十六电容C26、第八电感L8的一端，第八电感L8的另一端接第二十七电容C27、第九电感L9的一端，第九电感L9的另一端接第二十八电容C28、第十电感LlO的一端，第十电感LlO的另一端接第二十九电容C29、第^ 电感LI I的一端,第^ 电感Lll另一端接第三i 电容C30、第十二电感L12的一端；第十二电感L12另一端接第三i^一电容C31、第三十三电阻R33的一端；第二十电容C20、第二i^一电容C21、第二十二电容C22、第二十三电容C23、第二十四 电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三i^一电容C31、第三十三电阻R33的另一端均接地；所述的第一电感LI接第三运放U3的6脚的该端作为链型集中参数电路模块的输入端。
专利摘要本实用新型公开了一种有源器件集成化电路装置。现有电路装置不能给学生提高很好的平台、创新意识、动手能力。本实用新型包括滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块、电源VCC，电源VCC为滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块供电，滤波电路模块的输入端接方波信号，滤波电路模块的输出端接加法器电路模块的输入端，加法器电路模块的输出端接低通滤波电路模块的输入端，低通滤波电路模块的输出端接链型集中参数电路模块的输入端，链型集中参数电路模块的输出端输出波形。本实用新型体积小、实验模块结果良好、功能复杂，且有利于学生将各个模块的知识相互比较，融会贯通。
文档编号H03H7/09GK202634372SQ20122024184
公开日2012年12月26日 申请日期2012年5月23日 优先权日2012年5月23日
发明者严文凯, 孙盾 申请人:浙江大学