半导体集成电路装置和数据处理系统的制造方法

本发明涉及半导体技术，进而涉及具备将模拟信号变换成数字信号的A/D功能的半导体集成电路装置、及使用该半导体集成电路装置的数据处理系统。

背景技术：
在专利文献1中，示出了对于多个模拟输入端子只内置一个A/D变换器，并通过开关切换以时间分割方式进行A/D变换的微型计算机。在专利文献2中，记载了用于在内置A/D变换器的微型计算机中减轻伴随A/D变换条件的设定或变更的CPU的负担的技术。在专利文献3中，记载了一边使A/D变换器的数目为最少，一边削减寄存器资源并且能够以正弦波驱动电机的3相中的2相部分的A/D变换时间检测电机电流的A/D变换装置。在专利文献4中，记载了能够用软件任意地设定扫描模式中的A/D变换顺序的A/D变换装置。在专利文献5中，记载了用于对供给多个模拟信号的多个模拟输入通道连续地执行A/D变换的技术。【专利文献1】日本特开平5-314281号公报【专利文献2】日本特开平8-272765号公报【专利文献3】日本特开2009-60186号公报【专利文献4】日本特开2007-208738号公报【专利文献5】日本特开2005-303575号公报

技术实现要素：
作为半导体集成电路装置的一个例子，可举出汽车发动机控制用的微控制单元。对于汽车发动机控制用的微控制单元来说，随着更新换代，需要从多个传感器高速地变换模拟信息。但是，与所增加的传感器的数目相配合地增加汽车发动机控制用微控制单元的模拟变换端子的数目是困难的。因此，需要在上述微控制单元的外部设置用于从多个传感器选择性地将模拟信息取入到汽车发动机控制用微控制单元内的多路转换器、如上述微控制单元的变换端子那样来控制。但是，按照以往技术，在打算变换的端子的选择寄存器（物理寄存器）中设置标志，并按寄存器的端子号码自小到大的顺序来实施设置了标志的变换端子的变换，所以变换次序存在按端子号码自小到大的顺序这样的制约，不能按任意的顺序对从外部输入的多个模拟信号进行A/D变换。从本说明书的记述和添加的附图可明白本其他的课题和新的特征。如果简单地说明用于解决课题的手段中的代表性的手段的概要，则如下所述。即，设置：多个模拟端口；A/D变换部，能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部，控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定表示扫描组的开始位置的开始指针和表示上述扫描组的结束位置的结束指针。上述A/D变换控制部在上述A/D变换部中连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。如果简单地说明由用于解决课题的手段中的代表性的手段得到的效果，则如下所述。即，可以提供能够按任意的顺序对从外部输入的多个模拟信号进行A/D变换的半导体集成电路装置、以及具备该半导体集成电路装置的数据处理系统。附图说明图1是数据处理系统的结构例框图。图2是图1所示的数据处理系统中的寄存器组的结构例框图。图3是寄存器组中的假想通道寄存器的结构例说明图。图4是扫描组的设定例的说明图。图5是使用多路转换器的情况下的设定例的说明图。图6是进行了图5所示的设定的情况下的主要部分的动作说明图。图7是图1所示的数据处理系统的应用例的说明图。图8是图1所示的数据处理系统中的主要动作的流程图。图9是数据处理系统的结构例框图。[符号说明]10数据处理系统11微控制单元12外部多路转换器13反相器71汽车111数字端口117内置多路转换器118A/D变换部119IO寄存器120CPU121内置RAM122DMAC123外部总线124内部总线125A/D变换控制部126寄存器组127控制电路201假想通道寄存器组202数据寄存器组203A/D变换控制寄存器204MPX当前寄存器205MPX任意等待寄存器206扫描组形成用寄存器301变换通道信息存储区302MPXE信号存储区303MPX通道信息存储区304等待信息存储区401第1多路转换器402第2多路转换器2061SG控制寄存器2062SG触发器选择寄存器2063SG状态寄存器2064SG开始指针寄存器2065SG结束指针寄存器2066SG多循环寄存器具体实施方式1.实施方式的概要首先，关于本申请中公开的代表性的实施方式说明其概要。在与代表性的实施方式相关的概要说明中附以括号来参照的附图中的参照符号只不过是例示被附以该参照符号的构成要素的概念中包含的内容。〔1〕本发明的代表性的实施方式的半导体集成电路装置（11）包含：多个模拟端口（AN0~AN3）；A/D变换部（118），能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部（125），控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器（SVCR0~SVCR47），能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器（206），能够设定表示扫描组的开始位置的开始指针和表示上述扫描组的结束位置的结束指针。上述A/D变换控制部在上述A/D变换部中连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。在上述的结构中，在上述假想通道寄存器中设定上述假想通道与上述模拟端口的对应关系，在上述开始指针中设定扫描组的开始位置，在上述结束指针中设定扫描组的结束位置。由此，能够在上述A/D变换部中连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。因为能够任意地设定上述假想通道与上述模拟端口的对应关系，所以通过上述的设定能够按任意的顺序对经上述模拟端口取入的多个模拟信号进行A/D变换。〔2〕在上述〔1〕中，通过在上述扫描组形成用寄存器中设定多组上述开始指针和与该开始指针对应的上述结束指针，能够形成多个扫描组（SG0~SGn）。〔3〕在上述〔2〕中，在上述扫描组形成用寄存器中，能够对每个上述扫描组设置多循环寄存器（2066），该多循环寄存器能设定A/D变换处理的重复次数。通过多循环寄存器的设定，能够以任意的次数重复A/D变换处理。〔4〕在上述〔3〕中，在上述扫描组形成用寄存器中，能够设置控制寄存器（2061），该控制寄存器能设定每个扫描组的A/D变换的优先度。通过对控制寄存器的优先度设定，能够按照上述优先度高效地进行A/D变换处理。〔5〕本发明的代表性的实施方式的数据处理系统（10）包含能够选择多个模拟信号的多路转换器（12）和能够处理由上述多路转换器选择的模拟信号的半导体集成电路装置（11）。上述半导体集成电路装置包含：多个模拟端口（AN0~AN3）；A/D变换部（118），能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部（125），控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器（SVCR0~SVCR47），能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器（206），能够设定表示扫描组的开始位置的开始指针和表示上述扫描组的结束位置的结束指针。上述A/D变换控制部在上述A/D变换部中连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。在上述的结构中，在上述假想通道寄存器中设定上述假想通道与上述模拟端口的对应关系，在上述开始指针中设定扫描组的开始位置，在上述结束指针中设定扫描组的结束位置。由此，能够在上述A/D变换部中连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。因而，与上述〔1〕的情况同样，因为能够任意地设定上述假想通道与上述模拟端口的对应关系，所以通过上述的设定，能够以任意的顺序对经上述模拟端口取入的多个模拟信号进行A/D变换。〔6〕在上述〔5〕中，通过在上述扫描组形成用寄存器中设定多组上述开始指针和与其对应的上述结束指针，能够形成多个扫描组（SG0~SGn）。〔7〕在上述〔6〕中，在上述扫描组形成用寄存器中，能够对每个上述扫描组设置多循环寄存器（2066），该多循环寄存器能设定A/D变换处理的重复次数。通过多循环寄存器的设定，能够以任意的次数重复A/D变换处理。〔8〕在上述〔7〕中，在上述扫描组形成用寄存器中，能够设置控制寄存器（2061），该控制寄存器能设定每个扫描组的A/D变换的优先度。通过对控制寄存器的优先度设定，能够按照上述优先度高效地进行A/D变换处理。〔9〕在上述〔8〕中，在上述假想通道寄存器中能够设置：变换通道信息存储区（301），能设定上述假想通道与上述模拟端口的对应关系；使能信号设定区（302），能设定表示上述多路转换器的有效性的使能信号。此外，在上述假想通道寄存器中能够设置：多路转换器通道信息存储区（303），能设定用于指示上述多路转换器中的选择通道的信息；等待信息存储区（304），能设定用于对每个上述假想通道使上述A/D变换处理的开始定时延迟的等待信息。〔10〕在上述〔9〕中，上述A/D变换控制部能够构成为在上述使能信号成为了使能状态的假想通道设为与上述多路转换器对应的模拟端口的情况下，在上述多路转换器中设定在上述多路转换器通道信息存储区中设定的信息。此时，上述A/D变换控制部能够构成为按照上述等待信息使与经上述多路转换器取入的模拟信号相关的上述A/D变换部中的A/D变换开始定时延迟。由此，在上述A/D变换部中，能够在经上述多路转换器取入的模拟信号稳定了的状态下进行该模拟信号的A/D变换。〔11〕在上述多路转换器（12）中，能够应用将多个多路转换器组合起来的器件。有时通过将多个多路转换器的通用品组合起来形成大规模的多路转换器，能够谋求制造成本的降低。在这样的情况下，作为上述多路转换器（12），应用组合了多个多路转换器的器件即可。〔12〕在上述〔11〕中，上述多路转换器包含能分别选择多个模拟信号的第1多路转换器（401）和第2多路转换器（402）而构成。此时，将上述第1多路转换器的输出端子和上述第2多路转换器的输出端子共同连接到与上述多路转换器对应的模拟端口（AN0）。而且，上述第1多路转换器和上述第2多路转换器使用用于指示上述多路转换器中的选择通道的信息的一部分以排他的方式进行动作。这样，通过上述第1多路转换器和上述第2多路转换器以排他的方式进行动作，能够避免第1多路转换器的输出与第2多路转换器的输出互相干扰。此外，通过将第1多路转换器的输出端子和第2多路转换器的输出端子共同连接到与多路转换器对应的模拟端口（AN0），能够由第1多路转换器和第2多路转换器共有单一的模拟端口（AN0）。因此，与将第1多路转换器和第2多路转换器分别连接到专用的模拟端口的情况相比，能够减少模拟端口的数目。2.实施方式的细节进一步详细地叙述实施方式。实施方式1在图1中示出了数据处理系统的结构例。图1所示的数据处理系统10在部件安装用的板上载置作为半导体集成电路装置的一个例子的微控制单元（MCU）11和在该微控制单元11外安装的外部多路转换器（MPX）12而构成。外部多路转换器12具有选择所输入的多个模拟信号并进行输出的功能。微控制单元11取入由外部多路转换器12选择的模拟信号并进行处理。该微控制单元11不作特别限制，但利用公知的半导体集成电路制造技术在单晶硅衬底等的一个半导体衬底上形成。微控制单元11不作特别限制，但包含：数字端口111；模拟端口AN0、AN1、AN2、AN3；开始触发器外部输入端口EXP。数字端口111不作特别限制，但设为4比特结构，设为用于对外部多路转换器12传递选择通道设定用的数字信号的专用端口。模拟端口AN0设为用于将从外部多路转换器12输出的模拟信号取入到微控制单元11内的专用端口。模拟端口AN1~AN3设为用于不经由外部多路转换器12而将模拟信号取入到微控制单元11内的专用端口。开始触发器外部输入端口EXP设为用于将开始触发器信号STT从外部取入到微控制单元11内的专用端口。此外，微控制单元11不作特别限制，但包含：内置多路转换器117、A/D变换部118、IO（输入输出）寄存器119、CPU（中央处理装置）120、内置RAM（随机存取存储器）121、DMAC（直接存储器存取控制器）122、以及A/D变换控制部125。CPU120、内置RAM121、DMAC122以经内部总线124互相可进行信号交换的方式进行连接。外部总线123连接到内部总线124。IO寄存器119和A/D变换控制部125连接到该外部总线123。IO寄存器119用于存储经数字端口111输出到外部的数据。C...