开关电路及用于操作开关电路的方法
【专利摘要】本申请涉及开关电路及用于操作开关电路的方法。除了其它情况外，本申请公开了一种开关电路，所述开关电路包括耗尽型场效应晶体管(DMFET)，负电荷泵以及负鉴别器。所述耗尽型场效应晶体管(DMFET)具有导通状态和截止状态，其中，所述DMFET配置为在所述导通状态下将第一节点连接到第二节点上，并在所述截止状态下将所述第一节点隔离于所述第二节点；所述负电荷泵连接到所述DMFET的栅极端子上，并配置为向所述DMFET的所述栅极端子提供负电荷泵电压；所述负鉴别器配置为将所述第一节点处的第一电压和所述第二节点处的第二电压进行比较，并基于所述比较确定所述负电荷泵电压。
【专利说明】开关电路及用于操作开关电路的方法
【技术领域】
[0001 ] 本申请概括地对电子电路，尤其是对一种耗尽型电路，进行了论述。
【背景技术】
[0002]电子电路和系统通常包括模拟开关，模拟开关配置为将模拟信号连接到电路通道或者将模拟信号隔离于电路通道。与此相反，数字开关能够配置为响应于输入来改变输出状态，但是并不将由输入接收到的信号传递到输出。
【发明内容】
[0003]在一个示例中，耗尽型器件(例如，耗尽型场效应晶体管(DMFET))能够被用于转换在正电压和负电压之间交替的信号(或“在负电压上摆动”)(例如，音频信号)。在一个示例中，本申请公开了一种包括一个DMFET的模拟开关电路，该DMFET具有导通状态(低阻状态)和截止状态(高阻状态)，其中，该DMFET配置为在导通状态下将第一节点连接到第二节点上，并在截止状态下将第一节点隔离于第二节点。在一个示例中，该开关电路能够包括连接到DMFET栅极端子的负电荷泵，以及连接到该电荷泵上的负鉴别器，该电荷泵配置为向DMFET栅极端子提供负电荷泵电压，该鉴别器配置为将第一节点处的第一电压和第二节点处的第二电压进行比较并且基于该比较来确定负电荷泵电压。
[0004]在一个示例中，提供一种开关电路，包括:耗尽型场效应晶体管DMFET，所述DMFET具有导通状态和截止状态，其中所述DMFET配置为在所述导通状态下将第一节点连接到第二节点上并在所述截止状态下将所述第一节点隔离于所述第二节点；连接到所述DMFET的栅极端子上的负电荷泵，所述负电荷泵配置为向所述DMFET的所述栅极端子提供一负电荷泵电压；以及连接到所述负电荷泵上的负鉴别器，所述负鉴别器配置为将所述第一节点处的第一电压与所述第二节点处的第二电压进行比较，并基于所述比较来确定所述负电荷泵电压。
[0005]在另一示例中，提供一种用于操作开关电路的方法，所述方法包括:根据耗尽型场效应晶体管DMFET的第一节点处的第一电压和所述DMFET的第二节点处的第二电压的比较，确定出一负电荷泵电压，其中所述DMFET具有导通状态和截止状态，其中所述DMFET配置为在所述导通状态下将所述第一节点连接到所述第二节点上，并且其中所述DMFET配置为在所述截止状态下将所述第一节点隔离于所述第二节点；产生所述负电荷泵电压；以及向所述DMFET的栅极端子提供所述负电荷泵电压。
[0006]本章节旨在提供本专利申请的主题的概述。并不旨在提供本发明专用的或全面的说明。【具体实施方式】的包含用于提供有关本专利申请的更多信息。
【专利附图】
【附图说明】
[0007]在附图(其不一定按比例绘制)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示同类部件的不同例子。附图以示例而非限制的方式大体示出了本文中所论述的各个实施例。
[0008]图1概括地示出了开关电路的一个示例，所述开关电路配置为当一个负信号被应用于耗尽型开关时，将耗尽型开关维持在截止状态。
[0009]图2概括地示出了与图1中开关电路的示例相关的三个波形图。
【具体实施方式】
[0010]使信号在两个电路节点之间传递是晶体管开关的众多应用中的一项。在一些应用中，利用耗尽型器件(例如，耗尽型场效应晶体管(DMFET))作为模拟开关能够满足人们的需要。例如，DMFET具有负的阈值电压(Vt)以及，同样地，能够当栅-源电压(Ves)为O伏(V)时导通。同样地，在没有电源的情况下，DMFET为导通状态，而且能够从连接到DMFET漏极端子上的第一节点导通到连接到DMFET源极端子上的第二节点。
[0011]由于DMFET具有负的VT，故而Ves应当低于-Vt以确保DMFET处于或维持在截止状态下。目前的技术应用的是固定的负电压(例如，通过外部的负电压源或者固定的负电荷泵)。然而，如果DMFET被用作开关并且开关信号在负电压上摆动且接近于应用于栅极端子上的电压的值，那么正的过载电压(例如，介于^^和^之间的电压)能够开始不合期望地将开关转换到导通状态。也就是说，开关的源极端子上的负的开关信号(该开关信号接近于应用在该开关的栅极端子上的电压)能够导致OV的Ves ;而由于DMFET的-Vt，该OV的Vgs能够将开关转换到导通状态。因此，依照目前的技术，外部的负电压源或者固定的负电荷泵不能保证将负电压应用于开关的源极端子后耗尽型器件能够保持在截止状态。
[0012]除了其它方面，本发明认识到允许耗尽型器件(例如，具有负的Vt的DMFET)作为(具有在正电压和负电压之间交替变换的信号，或者说“在负电压上摆动”的)系统或者电路中的开关的技术。利用本发明公开的技术，负鉴别器能够确定系统中的最大负电压，而且电荷泵能够将确定的电压转换为更低的电压(例如，降低大约2.5V)并将转换后的电压应用于开关的栅极，从而保证开关保持在截止状态，在所述截止状态下，即使当开关上的电压为负时，耗尽型器件的Ves 也要小于该耗尽型器件的-VT。通过这种方式，本公开技术保证了耗尽型器件具有截止状态下不变的Ves。
[0013]图1概括地示出了开关电路10的一个示例，所述开关电路10配置为当负的信号应用于耗尽型开关12时，按照本公开技术将所述耗尽型开关12维持在截止状态。一般而言，利用本公开的不同技术，图1中的开关电路10的示例能够利用鉴别器14找到牵引供电轨道和一个或多个开关端口之中的最低电压，并且能够将所述最低电压转换为更低的电压以用于所述耗尽型开关12的栅极端子。
[0014]如上文指出的，所述耗尽型开关12(例如，DMFET)当电源断开时处于导通状态，且当电源导通时处于截止状态。该耗尽型开关12能够配置为在截止状态下将第一节点隔离于第二节点并且在导通状态下将第一节点连接到第二节点上。也就是说，所述耗尽型开关12能够当电源(Vdd)断开时，如下文所详述的那样，将连接到所述耗尽型开关12的源极端子上的节点A和连接到所述耗尽型开关12的漏极端子上的节点B相导通。
[0015]所述鉴别器14能够配置为将第一节点处的第一电压和第二节点处的第二电压进行比较，并且基于该比较来确定负电荷泵电压。换句话说，所述鉴别器14能够包括负鉴别器，所述负鉴别器配置为比较多个电压以及确定所述多个电压中的最低电压。[0016]所述鉴别器能够包括晶体管M25、M27，所述两个晶体管配置为比较两个电压，SP牵引供电导轨Vdd和所述耗尽型开关12的节点A处的电压，以确定两个电压中的较低电压(“alwr”)。当耗尽型开关12处于导通状态时，Vdd断开(例如，0V)。因此，所述鉴别器14中的晶体管Μ25、Μ27的配置能够确定Vdd是Vdd和耗尽型开关12的节点A上的电压中的较低电压，这样，“alwr”能够等于Vdd (或0V)。
[0017]类似地，鉴别器14能够包括晶体管M67、M68，所述两个晶体管配置为比较两个电压，即Vdd和耗尽型开关12的节点B处的电压，以确定两个电压中的较低电压(“blwr”)。而且，鉴别器14能够包括晶体管M34、M36，所述两个晶体管配置为比较电压“alwr”和电压“blwr”以确定两个电压中的较低电压(“lwr”)。鉴别器14能够被连接到负电荷泵22.[0018]在一个示例的实现中，鉴别器14中包括晶体管M34、M36的顶部20或许并不需要。如果耗尽型器件12的一侧被用于驱动耗尽型开关12，那么“alwr”和“blwr”中的任意一个能够代替“lwr”被转换。例如，如果耗尽型开关12的节点A应当隔离于耗尽型开关12的节点B，并且节点A处有一个信号且节点B是浮动的或者下拉到地电位，那么唯一能够在负电压上摆动的信号就是节点A上的信号。在此示例中，不需要鉴别器14的顶部20，因为只有节点A能够具有负的信号。因此，鉴别器14对“alwr”进行转换。
[0019]在如图1中所示的配置的示例中，负电荷泵22能够被连接到耗尽型开关12的栅极端子上。电荷泵22能够配置为向耗尽型开关12的栅极端子提供负电荷泵电压(举例来说，该负电荷泵电压较系统中最低负电压低大约2.5V)。更特别地，负电荷泵22能够配置为向耗尽型开关12的栅极端子提供负电荷泵电压，在所述耗尽型开关12中，所述耗尽型开关12的栅极端子和源极端子之间的电压低于所述耗尽型开关12的阈值电压，由此保证耗尽型开关12处于截止状态。
[0020]在一例示例中，开关电路10能够包括连接在负电荷泵22和耗尽型开关12之间的晶体管M6。当耗尽型开关12处于导通状态时(例如，Vdd断开)，晶体管M6(例如，η型金属氧化物半导体(MOS)FET)处于截止状态，并且因此截止；原因在于晶体管Μ6的栅极端子上的电压，即“alwr”，为0V。
[0021]开关电路10的示例能够更进一步地包括连接到晶体管M6的漏极端子上的栅极驱动电路。在图1所示的示例中，栅极驱动电路能够是由晶体管M0、M2、M18、M26构成的额外的MOS(CMOS)开关。在16处概括示出的CMOS开关在Vdd断开时启动。当被启动时，CMOS开关16能导通，由此保证耗尽型开关12的栅极端子上的电压能够跟随耗尽型开关12的节点A、B上的电压。以此方式，CMOS开关16能够将大体上恒定的OV的Ves应用于耗尽型开关12，由此保证耗尽型开关12保持导通。
[0022]图1中的开关电路10能够更进一步地包括正鉴别器18，所述正鉴别器18包括晶体管M1、M35。正如图1中看到的，正鉴别器18能够被连接到栅极驱动电路(例如，CMOS开关16)。正鉴别器18能够比较第一电压和第二电压以确定其中的较高电压。更具体地，正鉴别器18中的晶体管M1、M35的配置能够比较Vdd(例如，第一电压)和耗尽型开关12的节点A上的电压(例如，第二电压)以确定两个电压中的较高电压(“Praila”)。
[0023]正鉴别器18能够被连接到CMOS开关16的晶体管(即晶体管M0、M18)的η阱上。理想情况下，正鉴别器18能够将该最高正电压应用于晶体管MO、Μ18的η阱上以避免晶体管Μ0、Μ18的P-N结的耗散。[0024]在某些示例的配置中，可使用两个正鉴别器。在此种配置中，对于节点B进行驱动的情况，第二正鉴别器(未示出)可将Vdd与节点B处的电压进行比较。图1中示出了一个正鉴别器，原因在于若耗尽型开关12导通，则节点A处的电压将等于节点B处的电压。
[0025]为了将节点A隔离于节点B，利用导通Vdd能够将耗尽型开关12转换到截止状态。尽管本文自始至终都将Vdd描述为牵引供电轨道，但是在其它的示例的实现中，Vdd可以是能够控制的的控制线。然而，下述的描述基于Vdd为牵引供电轨道，如此耗尽型开关12能够，当没有电源时处于导通状态，且当应用电源时处于截止状态。
[0026]当使用Vdd将节点A隔离于节点B时，由负鉴别器14的晶体管M25、M27确定的电压“alwr”和由晶体管M67、M68确定的“blwr”能够分别等于耗尽型开关12的节点A、B上的实际的电压值；这是因为节点A、B上的当前电压值应低于Vdd。在20处概括地示出的负鉴别器14的顶部，能够确定“alwr”和“blwr”之间的较低电压，并且将所述较低电压应用于负电荷泵22。换句话说，负电荷泵22能够将耗尽型开关12的该最低负信号转换为更低的值(例如，将该最低负信号降低大约2.5V)，导致负的K-Vct)的电荷泵电压。
[0027]电荷泵电压-Vep将晶体管M6转换到导通状态。作为电荷泵22将“alwr”和“blwr”中的较低电压转换为更低的电压的结果，晶体管M6的Ves为正值，这使得晶体管M6转换到导通状态。当应用Vdd时，由晶体管M0、M2、M18、M26组成的CMOS开关16截止。更具体地，晶体管M0、M18中的每个都处于截止状态，因为它们的栅极都连接到-Vcp上；晶体管M2、M26中的每个都处于截止状态，因为它们的栅极都连接到耗尽型开关12的节点A、B处的电压上。
[0028]图2概括地示出了与图1中开关电路10的示例相关的三个波形图。在所有三个图形中，y轴表示以伏特为单位的电压，X轴表示以毫秒为单位的时间。中间的图形说明Vdd。当Vdd为低电平时(例如，0V)，耗尽型开关12处于导通状态；并且当Vdd为高电平时(例如，3V)，耗尽型开关12在图2中的大约2ms处处于截止状态。顶上的图形说明了在约2ms处应用Vdd之前和之后，耗尽型开关12的节点B处的信号。底部的图形说明了在约2ms处应用Vdd之前和之后，耗尽型开关12的节点A处的信号。
[0029]在隔离之前，从O到约2ms处，因为Vdd为低电平并且从而耗尽型开关12处于导通状态，节点A和节点B处有信号。在一个示例中，在Vdd被指定之前，CMOS开关16 (由晶体管M0、M2、M18、M26组成)的恒定的O伏Ves电路是有效的，并给耗尽型开关12提供低导通电阻和低的总谐波失真。正如在底部图形的32处所看到的，在Vdd于约2ms处(该处由附图标记34来标示)被指定之前，由于CMOS开关16有效(栅极电压和节点A上的电压在顶部相互重叠)，栅极电压38跟随节点A上的电压36。
[0030]一旦在34处应用了 Vdd，负鉴别器14启动并且确定Vdd和节点A、B处的电压之中的最低电压。电荷泵22将确定的最低负电压转换为更低的电压。参照图2中的三个波形图，在大约2ms处应用Vdd后，在节点A处的电压的正的半周期，节点B处的电压约为OV ;并且，照此，节点B上的电压为Vdd和节点A、B处的电压之中的最低电压。电荷泵22将确定的最低负电压OV向下转换一电压电平(例如，在本示例的实现中，所述电压电平上为大约
2.5V)。因此，对于节点A上的电压的第一个半周期，底部图形中所示的耗尽型开关12的栅极电压38是平坦的，并且约为负的2.5V(如24处所示)。
[0031]在节点A处的电压的第二个半周期期间，当节点A处的电压36下降到节点B处的电压以下时，节点A处的电压为Vdd和节点A、B处的电压之中的最低电压。电荷泵22将节点A处的电压向下转换大约2.5V。因此，对于节点A处的电压的第二个半周期，底部图形中所示的耗尽型开关12的栅极电压大体上跟随节点A上的电压并较之低约2.5V (如26处所示)。在随后的半周期期间(例如，在28、30处所示)，开关10的栅极电压的行为是类似的，并且为了简明起见，将不重复描述。
[0032]以这种方式，利用本公开的技术的耗尽型开关12具有一个负的Ves，所述负的Ves应用于耗尽型开关12上并且低于VT。因此，尽管耗尽型开关12的节点A、B上存在负的摆动的信号，耗尽型开关12仍能够保持在截止状态下。
[0033]补充注释以及示例
[0034]在示例I中，开关电路包括具有导通状态和截止状态的耗尽型场效应晶体管(DMFET)，其中，所述DMFET配置为在所述导通状态下将第一节点连接到第二节点上，并且在所述截止状态下将第一节点隔离于第二节点。开关电路进一步地包括连接到所述DMFET的栅极端子上的负电荷泵。所述电荷泵配置为向所述DMFET的栅极端子提供一负电荷泵电压。所述开关电路进一步地包括连接到所述电荷泵上的负鉴别器，所述鉴别器配置为将所述第一节点处的第一电压与所述第二节点处的第二电压进行比较，并基于所述比较来确定所述负电荷泵电压。
[0035]在示例2中，示例I中的开关电路的DMFET可选地包括源极端子，并且其中所述负电荷泵配置为向所述栅极端子提供所述负电荷泵电压，其中所述DMFET的所述栅极端子和所述源极端子之间的电压小于所述DMFET的阈值电压，以保证所述DMFET处于所述截止状态。
[0036]在示例3中，示例I至2中的任意一个或多个示例的开关电路的负鉴别器可选地可配置为从电源电压和所述第一节点处的所述第一电压之中确定出一第一负电压，其中所述第一负电压为所述电源电压和所述第一电压中的较低电压；以及从所述电源电压和所述第二节点处的所述第二电压之中确定出一第二负电压，其中，所述第二负电压为所述电源电压和所述第二电压中的较低电压。
[0037]在示例4中，示例3中的开关电路的负鉴别器可选地进一步地配置为从所述第一负电压和所述第二负电压之中确定出一第三负电压，其中，所述第三负电压为所述第一负电压和所述第二负电压之中的较低电压。
[0038]在示例5中，示例I至4中的任意一个或多个示例的开关电路的DMFET可选地配置为η型金属氧化物半导体FET。
[0039]在示例6中，示例I至5中的任意一个或多个示例的开关电路的DMFET可选地包括源极端子，并且所述开关电路可选地包括栅极驱动电路，所述栅极驱动电路配置为当所述DMFET处于所述导通状态时，在所述栅极端子和所述源极端子之间提供一大体上恒定的电压。
[0040]在示例7中，示例I至6中的任意一个或多个示例的开关电路可选地进一步地包括连接到所述栅极驱动电路上的正鉴别器，所述正鉴别器配置为从所述电源电压和所述第一节点处的所述第一电压之中确定出一第一正电压，其中，所述第一正电压为所述电源电压和所述第一电压之中的较高电压。
[0041]在示例8中，一种包括开关电路的装置。所述开关电路包括耗尽型场效应晶体管DMFET，所述DMFET具有导通状态和截止状态，其中所述DMFET配置为在所述导通状态下将第一节点连接到第二节点上，并在所述截止状态下将所述第一节点隔离于所述第二节点。所述开关电路进一步包括连接到所述DMFET的栅极端子上的负电荷泵，所述负电荷泵配置为向所述DMFET的所述栅极端子提供一负电荷泵电压。所述开关电路进一步包括连接到所述负电荷泵上的负鉴别器，所述负鉴别器配置为将所述第一节点处的第一电压与所述第二节点处的第二电压进行比较，并基于所述比较来确定所述负电荷泵电压。
[0042]在示例9中，示例8的装置中的DMFET可选地包括源极端子,并且其中所述负电荷泵可选地配置为向所述栅极端子提供所述负电荷泵电压，其中所述DMFET的所述栅极端子和所述源极端子之间的电压小于所述DMFET的阈值电压，以保证所述DMFET处于所述截止状态。
[0043]在示例10中，示例8至9中的任意一个或多个示例的装置中的负鉴别器可选地从电源电压和所述第一节点处的所述第一电压之中确定出一第一负电压，其中，所述第一负电压为所述电源电压和所述第一电压中的较低电压；以及从所述电源电压和所述第二节点处的所述第二电压之中确定出一第二负电压，其中，所述第二负电压为所述电源电压和所述第二电压中的较低电压。
[0044]在示例11中，示例10中的装置中的负鉴别器可选地进一步地配置为从所述第一负电压和所述第二负电压之中确定出一第三负电压，其中，所述第三负电压为所述第一负电压和所述第二负电压之中的较低电压。
[0045]在示例12中，示例8至11中的任意一个或多个示例的装置的DMFET可选地为η型金属氧化物半导体FET。
[0046]在示例13中，示例8至12中的任意一个或多个示例的装置的DMFET可选地包括源极端子，并且示例8-12中的任意一个或多个示例的开关电路进一步包括栅极驱动电路，所述栅极驱动电路配置为当所述DMFET处于所述导通状态时，在所述栅极端子和所述源极端子之间提供一大体上恒定的电压。
[0047]在示例14中，示例8至13中的任意一个或多个示例的装置可选地进一步地包括连接到所述栅极驱动电路上的正鉴别器，所述正鉴别器配置为从所述电源电压和所述第一节点处的所述第一电压之中确定出一第一正电压，其中所述第一正电压为所述电源电压和所述第一电压之中的较高电压。
[0048]在示例15中，一种用于操作开关电路的方法，所述方法包括:根据耗尽型场效应晶体管DMFET的第一节点处的第一电压和所述DMFET的第二节点处的第二电压的比较，确定出一负电荷泵电压，其中所述DMFET具有导通状态和截止状态，其中所述DMFET配置为在所述导通状态下将所述第一节点连接到所述第二节点上，并且其中所述DMFET配置为在所述截止状态下将所述第一节点隔离于所述第二节点。所述方法进一步包括产生所述负电荷泵电压。所述方法进一步包括向所述DMFET的栅极端子提供所述负电荷泵电压。
[0049]在示例16中，示例15中的确定出所述负电荷泵电压可选地由负鉴别器执行，其中产生所述负电荷泵电压可选地由负电荷泵执行，其中所述负电荷泵的输出将所述负电荷泵电压应用于所述DMFET的栅极端子上，并且其中所述DMFET为η型金属氧化物半导体FET。
[0050]在示例17中，示例15至16中的任意一个或多个示例的方法,其中,所述DMFET可选地包括源极端子，并且其中向所述DMFET的所述栅极端子提供所述负电荷泵电压可选地包括:向所述DMFET的所述栅极端子提供所述负电荷泵电压，其中所述DMFET的所述栅极端子和所述源极端子之间的电压低于所述DMFET的阈值电压，以保证所述DMFET处于所述截止状态。
[0051]在示例18中，示例15至17中的任意一个或多个示例的方法,所述确定出负电荷泵电压可选地进一步包括:从电源电压和所述第一节点处的所述第一电压之中确定出一第一负电压，其中，所述第一负电压为所述电源电压和所述第一电压中的较低电压；从所述电源电压和所述第二节点处的所述第二电压之中确定出一第二负电压，所述第二负电压为所述电源电压和所述第二电压中的较低电压；和从所述第一电压和所述第二电压之中确定出一第三负电压，其中所述第三负电压为所述第一负电压和所述第二负电压之中的较低电压。
[0052]在示例19中，示例15至18中的任意一个或多个示例的方法，其中所述DMFET可选地包括源极端子，并且所述方法可选地进一步地包括当DMFET处于所述导通状态时，在所述栅极端子和所述源极端子之间提供一大体上恒定的电压。
[0053]在示例20中，示例15至19中的任意一个或多个示例的方法，其中在所述栅极端子和所述源极端子之间提供一大体上恒定的电压可选地包括:从电源电压和所述第一节点处的第一电压之中确定出一第一正电压，其中，所述第一正电压为所述电源电压和所述第一电压之中的较高电压；以及将所述第一正电压应用于栅极驱动电路。
[0054]上述【具体实施方式】包括对附图的参考，附图形成【具体实施方式】的一部分。附图以举例说明的方式示出了本发明能够用以实践的具体实施例。于此，这些实施例也称为“示例”。这些示例可以包括那些所示出的或是描述的内容以外的部分。然而，本
【发明者】依然专注于那些仅仅提供了所示出的或描述的内容的示例。此外，本
【发明者】也专注于那些利用了那些示出的或是描述的内容(或其一个或多个方面)的组合或者排列，不仅参考了具体的示例(或其一个或多个方面)，还参考了在此示出的或描述的其它示例(或其一个或多个方面)。
[0055]本申请所涉及到的所有出版物、专利以及专利文件全部作为本发明的参考内容，尽管它们是分别加以参考的。如果本申请与参考文件之间存在使用差别，则参考文件的使用应视为本申请使用的补充；若二者之间存在不可调和的差异，则以本申请的使用为准。
[0056]在本申请中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或两个以上，不同于“至少一个”或“一个或更多”的其它例子或用法。在本申请中，除非另外指明，否则使用术语“或”指无排他性的或者是，“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在所附的权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语而使用。而且，在下述权利要求中，术语“包含”和“包括”是开放性的，即，包括除了权利要求中这样的术语之后所列出的那些要素以外的要素的系统、装置、物品或步骤，依然视为落在该项权利要求的范围之内。而且，在下述权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标识，并非对其对象有数量要求。
[0057]此处所描述的方法的示例能够至少在某种程度上由机器或计算机完成。一些示例能够包括计算机可读介质或机器可读介质，所述计算机可读介质或机器可读介质由可操作指令进行编码以配置电子器件用以按照以上示例所述执行所述方法。这些方法的实现能够包括代码，比如，微代码、汇编代码、高级语言代码或类似代码。这样的代码能够包括用于执行不同方法的计算机可读指令。这些代码可以来自于计算机程序产品的一部分。而且，所属代码能够真实地存储于一个或多个易失性或非易失性的有形的计算机可读介质中，比如在执行期间或者其它时候。这些有形的计算机可读介质的示例能够包括，但并不仅限于，硬盘、可移动磁盘、可移动光盘(例如，高密度磁盘以及数字化视频光盘)，只读存储器(ROMs)以及类似物品。
[0058]以上实施方式旨在解释说明而非限制。例如，以上实施方式的示例(或其一个或多个方面)可以相互结合使用。例如，本领域普通技术人员通过回顾以上实施方式可以使用其他实施例。摘要被提供以符合37C.F.R.§ 1.72 (b)，从而使得读者能够快速确定技术发明的类型。应当理解的是，该摘要将不用于解释或限制权利要求的范围或意义。而且，在以上的【具体实施方式】中，各种特征可组合在一起以简化本发明。这不应理解为未要求的公开特征对任何权利要求来说是必不可少的。相反，创造性的主题可以以比特定公开实施例的所有特征更少的特征而存在。因而，下述的权利要求以每个权利要求作为单独实施例的方式并入【具体实施方式】中。本发明的范围应当参照所附的权利要求以及与这些权利要求的所属相当的整个范 围来确定。
【权利要求】
1.一种开关电路，包括: 耗尽型场效应晶体管DMFET，所述DMFET具有导通状态和截止状态，其中所述DMFET配置为在所述导通状态下将第一节点连接到第二节点上并在所述截止状态下将所述第一节点隔离于所述第二节点； 连接到所述DMFET的栅极端子上的负电荷泵，所述负电荷泵配置为向所述DMFET的所述栅极端子提供一负电荷泵电压；以及 连接到所述负电荷泵上的负鉴别器，所述负鉴别器配置为将所述第一节点处的第一电压与所述第二节点处的第二电压进行比较，并基于所述比较来确定所述负电荷泵电压。
2.根据权利要求1所述的开关电路，其中所述DMFET包括源极端子，并且其中所述负电荷泵配置为向所述栅极端子提供所述负电荷泵电压，其中所述DMFET的所述栅极端子和所述源极端子之间的电压小于所述DMFET的阈值电压，以保证所述DMFET处于所述截止状态。
3.根据权利要求1所述的开关电路，其中，所述负鉴别器配置为: 从电源电压和所述第一节点处的所述第一电压之中确定出一第一负电压，其中，所述第一负电压为所述电源 电压和所述第一电压中的较低电压；以及 从所述电源电压和所述第二节点处的所述第二电压之中确定出一第二负电压，其中，所述第二负电压为所述电源电压和所述第二电压中的较低电压。
4.根据权利要求3所述的开关电路，其中，所述负鉴别器配置为: 从所述第一负电压和所述第二负电压之中确定出一第三负电压，其中，所述第三负电压为所述第一负电压和所述第二负电压之中的较低电压。
5.根据权利要求1所述的开关电路，包括: 连接到栅极驱动电路上的正鉴别器，所述正鉴别器配置为从所述电源电压和所述第一节点处的所述第一电压之中确定出一第一正电压，其中所述第一正电压为所述电源电压和所述第一电压之中的较高电压。
6.一种用于操作开关电路的方法，所述方法包括: 根据耗尽型场效应晶体管DMFET的第一节点处的第一电压和所述DMFET的第二节点处的第二电压的比较，确定出一负电荷泵电压，其中所述DMFET具有导通状态和截止状态，其中所述DMFET配置为在所述导通状态下将所述第一节点连接到所述第二节点上，并且其中所述DMFET配置为在所述截止状态下将所述第一节点隔离于所述第二节点； 产生所述负电荷泵电压；以及 向所述DMFET的栅极端子提供所述负电荷泵电压。
7.根据权利要求6所述的用于操作开关电路的方法，其中确定出所述负电荷泵电压由负鉴别器执行，其中产生所述负电荷泵电压由负电荷泵执行，其中所述负电荷泵的输出将所述负电荷泵电压应用于所述DMFET的栅极端子上，并且其中所述DMFET为η型金属氧化物半导体FET。
8.根据权利要求6所述的用于操作开关电路的方法，其中所述DMFET包括源极端子，并且其中向所述DMFET的所述栅极端子提供所述负电荷泵电压，包括: 向所述DMFET的所述栅极端子提供所述负电荷泵电压，其中所述DMFET的所述栅极端子和所述源极端子之间的电压低于所述DMFET的阈值电压，以保证所述DMFET处于所述截止状态。
9.根据权利要求6所述的用于操作开关电路的方法，其中，确定出负电荷泵电压包括: 从电源电压和所述第一节点处的所述第一电压之中确定出一第一负电压，其中，所述第一负电压为所述电源电压和所述第一电压中的较低电压； 从所述电源电压和所述第二节点处的所述第二电压之中确定出一第二负电压，其中，所述第二负电压为所述电源电压和所述第二电压中的较低电压；以及 从所述第一电压和所述第二电压之中确定出一第三负电压，其中，所述第三负电压为所述第一负电压和所述第二负电压之中的较低电压。
10.根据权利要求6所述的用于操作开关电路的方法，其中，所述DMFET包括源极端子，所述方法包括: 当所述DMFET处于所述导通状态时，在所述栅极端子和所述源极端子之间提供一大体上恒定的电压，其中，在所述栅极端子和所述源极端子之间提供一大体上恒定的电压包括: 从电源电压和所述第一节点处的第一电压之中确定出一第一正电压，其中，所述第一正电压为所述电源电压和所述第一电压之中的较高电压；以及将所述第一正电压应用于栅极驱`动电路。
【文档编号】H03K17/687GK103427815SQ201310180591
【公开日】2013年12月4日 申请日期:2013年5月15日 优先权日:2012年5月15日
【发明者】T·戴格尔, J·L·斯图兹, 科奈斯·P·斯诺登 申请人:快捷半导体(苏州)有限公司, 快捷半导体公司