混频开关电路及混频器的制造方法
【专利摘要】本申请公开了一种混频开关电路，包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管；一对差分输入信号分别连接第一对晶体管和第二对晶体管的共漏极、第三对晶体管和第四对晶体管的共漏极；第一对晶体管和第三对晶体管的共源极、第二对晶体管和第四对晶体管的共源极分别输出一对差分中间信号；每一对晶体管的栅极分别连接一对差分本振信号；所有NMOS晶体管的栅极具有NMOS偏置电压，所有PMOS晶体管的栅极具有PMOS偏置电压，并且NMOS偏置电压与PMOS偏置电压不同。本申请还公开了由该混频开关电路所组成的混频器。本申请混频器具有线性度好、噪声低的特点。
【专利说明】
混频开关电路及混频器
【技术领域】
[0001]本申请涉及一种无线收发系统中的混频器，特别是涉及其中的混频开关电路。
【背景技术】
[0002]射频(rad1 ^^91161107,1^)是指频率范围在3001(取?306取之间的电磁波。射频通信在广播通信、移动通信、微波通信、卫星通信、无线局域网接入、数字电视等方面得到了广泛应用。典型的射频通信系统包括发送机和接收机两部分。
[0003]射频接收机具有三种基本结构:超外差(super heterodyne)结构、直接变频(direct convers1n)结构、低中频(low IF)结构。
[0004]请参阅图la，这是超外差接收机的基本结构，其典型代表为数字中频接收机。天线接收到的射频信号首先经过射频带通滤波器(BPF, Band-Pass Filter)来滤除频带外的干扰，然后低噪声放大器(LNA，Low Noise Amplifier)将接收到的微弱信号在引入较低噪声的条件下进行放大，接下来镜像抑制滤波器(IRF, Image-Reject Filter)滤除镜像干扰频率。第一混频器(Mixerl)将滤波后的信号与第一本振信号(L01,其中LO表不本地振荡器，local oscillator)进行混频,将信号从射频搬移到中频(IF, Intermediate Frequency)。然后该中频信号通过一个中频带通滤波器进行信道滤波，再通过自动增益放大器(VGA，Variable Gain Amplifiers)进行中频放大。输出的中频信号分为1、Q两路，I路信号是同相(in-phase)的中频信号，Q路信号是正交(quadrature)的中频信号，即Q路信号由I路信号移相90度而成。1、Q两路中频信号分别经过两个独立的第二混频器(Mixer2)，I路中频信号在第二混频器中与第二本振信号(L02)混频而下变频为I路基带信号，Q路中频信号在另一个第二混频器中与移相90度的第二本振信号混频而下变频为Q路基带信号。1、Q两路基带信号再分别经过低通滤波器(LPF，Low Pass Filter)后输出，交由后续处理。典型的后续处理包括将1、Q两路基带信号分别交由两个模数转换器转换为数字信号，再交由一个数字信号处理器(DSP)进行解调处理。
[0005]请参阅图lb，这是直接变频接收机的基本结构，其典型代表为零中频接收机。天线接收到的射频信号首先经过射频带通滤波器来滤除频带外的干扰，然后低噪声放大器将接收到的微弱信号在引入较低噪声的条件下进行放大。输出的射频信号分为1、Q两路，I路信号是同相的射频信号，Q路信号是正交的射频信号，即Q路信号由I路信号移相90度而成。1、Q两路射频信号分别经过两个独立的混频器，I路射频信号在混频器中与本振信号混频而下变频为I路基带信号，Q路射频信号在另一个混频器中与移相90度的本振信号混频而下变频为Q路基带信号。1、Q两路基带信号再分别经过低通滤波器、自动增益放大器后输出，交由后续处理。
[0006]请参阅图lc，这是低中频接收机的基本结构。天线接收到的射频信号首先经过射频带通滤波器来滤除频带外的干扰，然后低噪声放大器将接收到的微弱信号在引入较低噪声的条件下进行放大。输出的射频信号分为1、Q两路，I路信号是同相的射频信号，Q路信号是正交的射频信号，即Q路信号由I路信号移相90度而成。1、Q两路射频信号分别经过两个独立的第一混频器，I路射频信号在第一混频器中与第一本振信号混频而下变频为I路低中频信号，Q路射频信号在另一个第一混频器中与移相90度的第一本振信号混频而下变频为Q路低中频信号。1、Q两路低中频信号再分别经过低通滤波器、自动增益放大器后输出，分别经过两个独立的第二混频器下变频为1、Q两路基带信号，再交由后续处理。
[0007]由此可见，下变频混频器在各种类型的射频接收机中都是必不可少的。下变频混频器用于将射频信号下变频为中频信号，或者是将射频信号下变频为基带信号，或者是将中频信号下变频为基带信号。
[0008]请参阅图2，混频器(mixer)是一种三端口的电子器件，包括输入端口 IN、本振端口 LO和输出端口 OUT。混频器用来实现信号的频谱搬移，在时域上表现为输入信号与本振信号相乘，在频域上表现为输入信号频率与本振信号频率的加法和减法。假设输入信号为Vin=Acos (ω INt)，本振信号为Vm=Bcos (ω wt)，则混频器实现频谱搬移的数学模型为
Vout = Acos(ω INtjBcos(ω loO = — [cos( (.』」rN - ωω) t + cos( ω m + w L0) t]...这表示输出信号Votit中含有两个频率分量ωΙΝ-ωω、ωΙΝ+ωω，通过滤波器可以滤除掉其中一个频率分量，而选择输出信号Vot的频率。如果输出信号Vot的频率高于输入信号Vin的频率，即输出信号Vot保留ω ΙΝ+ ω L0频率分量，则称为上变频混频器。如果输出信号Vot的频率低于输入信号Vin的频率，即输出信号Vtot保留ωΙΝ-ωω频率分量，则称为下变频混频器。
[0009]混频器是无线收发系统中的核心模块，其主要性能参数包括线性度和噪声等。
[0010]如果接收机的目标是检测一个幅度很小的弱信号，而在其旁边有一个幅度很大的干扰信号，那么该干扰信号可能会将接收机对弱信号的接收完全阻塞。在现代通讯系统中，要求接收机必须能经受住比目标信号高60?70dB的干扰信号。而接收机应该既能处理弱信号，也能处理强信号。通常用动态范围来表示接收机对强、弱信号的适应能力，并用接收机所能处理的最大信号功率与最小信号功率的比值来表示。在现代通讯系统中，要求接收机还要具备超过60dB的动态范围。为了达到这样的性能要求，接收机中的下变频混频器必须具有较高的三阶捕获点(IP3, third order intercept point),即具有良好的线性度。
[0011]噪声系数(NF,noise figure)用来描述输入信号经过混频器以后信号质量变坏的程度，以输入信噪比与输出信噪比的比值来表示。噪声系数决定了接收机的灵敏度，并且影响接收机的动态范围。
[0012]在下变频混频器的设计中，提高线性度和降低噪声相冲突，必须予以权衡，这一点特别体现在零中频结构的接收机设计中。
[0013]请参阅图3，这是一种现有的Gilbert混频器的原理示意图，由跨导级电路、开关级电路、负载级电路和尾电流电路所组成。所述跨导级电路由两个共源极的NMOS晶体管匪1、匪2构成，它们的栅极接收一对差分输入的电压信号VIN+、VIN_，它们的漏极分别连接开关级电路中的两对差分开关对。所述开关级电路由两对差分开关对所组成，第一对差分开关对由共源极的NMOS晶体管匪3、NM4所组成，第二对差分开关对由共源极的NMOS晶体管匪5、NM6所组成。每一对差分开关对中的两个NMOS晶体管的共源极连接跨导级电路中的一个NMOS晶体管的漏极，每一对差分开关对中的两个晶体管的栅极分别接收一对差分的本振信号νω+、νω_输入。请参阅图8，所述差分的本振信号νω+、νω_以是其中的νω—Ι+、νω ι_，或者是其中的Vm Q+、VM Q_。所述负载级电路由两个负载电阻&构成，每个负载电阻&连接工作电压Vdd和开关级电路。第一差分开关对中由本振信号νω+激励的NMOS晶体管三匪3和第二差分开关对中由本振信号U敫励的NMOS晶体管五匪5的漏极共同连接一个负载电阻第一差分开关对中由本振信号\。-激励的NMOS晶体管四ΝΜ4和第二差分开关对中由本振信号Vw+激励的NMOS晶体管六ΝΜ6的漏极共同连接另一个负载电阻所述尾电流电路是一个电流源I。，将跨导级电路中的两个NMOS晶体管匪1、匪2的共源极连接到地。
[0014]上述Gilbert混频器的工作原理是:跨导级电路将输入的电压信号转换为电流信号，送入开关级电路。开关级电路由一对差分的本振信号激励，可以看作是轮流导通的开关，它们将对跨导级电路产生的电流进行周期性的开关调制，实现混频功能。负载级电路将混频后的电流信号转换为电压信号。尾电流电路提供良好的共模抑制能力。
[0015]上述Gilbert混频器的线性度受限，因为这类混频器为了保证跨导级电路中的NMOS晶体管匪1、匪2在任何时候都能工作在饱和区，对其施加了相对较小的偏置电压Ves-VT。而且Gilbert混频器属于有源混频器，为各个晶体管所施加的偏置电流也降低了它的噪声性能。
[0016]请参阅图4，这是另一种现有的无源混频器的原理示意图。一对差分输入的电压信号Vra+、Vra-各自通过电容一 Cl连接到一对差分开关对的共源极，电容一 Cl用于将电压信号转换为电流信号。第一差分开关对由共源极的NMOS晶体管匪1、匪2组成，第二差分开关对由共源极的NMOS晶体管匪3、NM4组成。每一对差分开关对中的两个NMOS晶体管的栅极分别由一对差分输入的本振信号νω+、νω_激励，可以看作是轮流导通的开关，对共源极输入的电流进行周期性的开关调制，实现混频功能。请参阅图8，所述差分的本振信号VM+、VL0_可以是其中的νω—Ι+、VMI_，或者是其中的Q+、VM—Q_。第一差分开关对中由本振信号Vuj+激励的NMOS晶体管一 NMl和第二差分开关对中由本振信号VM_激励的NMOS晶体管三ΝΜ3的漏极共同连接运算放大器的一个输入端和并联的负载电阻&和电容二 C2，将混频后的电流信号转换为电压信号VOTT+。第二差分开关对中由本振信号Vw+激励的NMOS晶体管四ΝΜ4和第二差分开关对中由本振信号激励的NMOS晶体管二匪2的漏极共同连接运算放大器的另一个输入端和另一路并联的负载电阻&和电容二 C2，将混频后的电流信号转换为电压信号V0UT-。
[0017]上述无源混频器具有高线性度，但是噪声性能较差，因为其中用于将开关电路输出电流转换为电压信号的运算放大器具有很高的闪烁噪声(Flicker Noise)。
【发明内容】
[0018]本申请所要解决的技术问题是提供一种新型的混频器，能够具有较好的线性度，又具有较低的噪声。
[0019]为解决上述技术问题，本申请混频开关电路包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管；一对差分输入信号分别连接第一对晶体管和第二对晶体管的共漏极、第三对晶体管和第四对晶体管的共漏极；第一对晶体管和第三对晶体管的共源极、第二对晶体管和第四对晶体管的共源极分别输出一对差分中间信号；每一对晶体管的栅极分别连接一对差分本振信号；所有匪OS晶体管的栅极具有NMOS偏置电压，所有PMOS晶体管的栅极具有PMOS偏置电压，并且NMOS偏置电压与PMOS偏置电压不同。
[0020]本申请混频器包括两个混频开关电路和四个电流电压转换器；一对差分输入信号分别经过两个混频开关电路，分别下变频为一对差分I路中间信号和一对差分Q路中间信号；所述Q路中间信号与I路中间信号正交；四路中间信号再分别经过四个电流电压转换器以输出一对差分I路输出信号和一对差分Q路输出信号；所述Q路输出信号与I路输出信号正交；
[0021]所述混频开关电路包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管；一对差分输入信号分别连接第一对晶体管和第二对晶体管的共漏极、第三对晶体管和第四对晶体管的共漏极；第一对晶体管和第三对晶体管的共源极、第二对晶体管和第四对晶体管的共源极分别输出一对差分中间信号；每一对晶体管的栅极分别连接一对差分本振信号，并且混频开关电路_■的本振?目号与混频开关电路一的本振/[目号正交；所有NMOS晶体管的棚极具有NMOS偏置电压，所有PMOS晶体管的栅极具有PMOS偏置电压，并且NMOS偏置电压与PMOS偏置电压不同；
[0022]所述电流电压转换器包括一对共栅极且共漏极的NMOS晶体管和PMOS晶体管；在共栅极和共漏极之间并联有电阻和电容；在匪03晶体管的源极和漏极之间连接有电容；中间信号从共栅极输入，输出信号从共漏极输出。
[0023]本申请混频器通过混频开关电路获得较好的线性度，通过电流电压转换器获得较低的噪声，因而实现了两项指标的均衡。
【专利附图】
【附图说明】
[0024]图1a?图1c是射频接收机的三种不同类型的基本结构示意图；
[0025]图2是混频器的符号示意图；
[0026]图3是一种现有的Gilbert混频器的基本结构不意图；
[0027]图4是另一种现有的无源混频器的基本结构示意图；
[0028]图5是本申请混频器的结构示意图；
[0029]图6a是图5中的开关电路一的具体结构示意图；
[0030]图6b是图5中的开关电路二的具体结构示意图；
[0031]图6c是与图6a、图6b配合使用的NMOS和PMOS偏置电路的具体结构示意图；
[0032]图7是图5中的电流电压转换器的具体结构示意图；
[0033]图8是四相正交时钟信号的波形示意图。
[0034]图中附图标记说明:
[0035]以X表示自然数，NMx为NMOS晶体管；PMx为PMOS晶体管；Cx为电容；Rx为电阻；&为负载电阻。
【具体实施方式】
[0036]请参阅图5，本申请混频器由两个混频开关电路和四个电流电压转换器组成。一对差分输入的电压信号vIN+、vIN_经过混频开关电路一输出一对差分形式的I路中间信号vMID—I+、VMID—1-。同一对差分输入的电压信号VIN+、VIN_经过混频开关电路二输出一对差分形式的Q路中间信号Vmid Q+、VMID Q_。四路中间信号再分别经过四个电流电压转换器，分别输出一对差分形式的I路输出信号VoUT—Ι+νουτ—；[_以及一对差分形式的Q路输出信号Vou+、Vn-。
[0037]上述混频器可以用于任意无线收发系统，特别适用于射频通信系统。例如，可用于图1a所示的超外差接收机，作为第二混频器；也可用于图1b所示的直接变频接收机，作为混频器；还可用于图1c所示的低中频接收机，作为第一混频器或第二混频器。在不同的应用场合，可以是输入中频信号、输出基带信号；也可以是输入射频信号、输入基带信号；还可以是输入射频信号、输出中频信号。而应用于零中频接收机则为优选。
[0038]请参阅图6a，这是图5中的混频开关电路一，由四个NMOS晶体管匪I?NM4和四个PMOS晶体管PMl?PM4组成。输入信号是一对差分形式的电压信号VIN+、VIN_，激励信号是一对差分信号的I路本振信号VuuPVuu-,输出信号是一对差分形式的I路中间信号VMID—I+、VMID—P所述差分是指幅度相等，相位相反的一对信号。输入信号VIN+连接到NMOS晶体管一匪I的漏极、NMOS晶体管二匪2的漏极、PMOS晶体管一 PMl的漏极、PMOS晶体管二 PM2的漏极。输入信号VIN_连接到NMOS晶体管三NM3的漏极、NMOS晶体管四NM4的漏极、PMOS晶体管三PM3的漏极、PMOS晶体管四PM4的漏极。NMOS晶体管一 NMl的源极、PMOS晶体管一 PMl的源极、NMOS晶体管三NM3的源极、PMOS晶体管三PM3的源极相连接输出信号VMID—1+。NMOS晶体管二 NM2的源极、PMOS晶体管二 PM2的源极、NMOS晶体管四NM4的源极、PMOS晶体管四PM4的源极相连接输出信号VMID—P本振信号νω ι_通过电容一 Cl连接匪OS晶体管二 ΝΜ2的栅极、NMOS晶体管三ΝΜ3的栅极、PMOS晶体管一 PMl的栅极、PMOS晶体管四ΡΜ4的栅极。本振信号Vuu+通过电容一 Cl连接NMOS晶体管一 NMl的栅极、NMOS晶体管四ΝΜ4的栅极、PMOS晶体管二 ΡΜ2的栅极、PMOS晶体管三ΡΜ3的栅极。所有的NMOS晶体管的栅极还通过电阻一 Rl连接NMOS偏置电压VN。所有的PMOS晶体管的栅极还通过电阻一 Rl连接PMOS偏置电压VP。NMOS偏置电压Vn与PMOS偏置电压Vp不同。
[0039]图6a所不的混频开关电路一实现混频原理与图3、图4所不的传统NMOS开关混频电路一样，只是将传统的一对NMOS晶体管换成了由NMOS晶体管、PMOS晶体管组成的CMOS开关对。优选地，本申请对各个NMOS晶体管和各个PMOS晶体管的栅极分别有不同的偏置电压电路，从而使得各个晶体管的栅极所施加的本振信号与偏置电压的组合，使得各个晶体管均工作在亚阈状态，也称亚阈值区(Subthreshold reg1n)。为了便于电路实现，一般通过对NMOS晶体管和PMOS晶体管的尺寸选择使得各个NMOS晶体管的跨导与各个PMOS晶体管的跨导相等。
[0040]请参阅图6b，这是图5中的混频开关电路二，也是由四个NMOS晶体管匪5?NM8和四个PMOS晶体管PM5?PM8组成。输入信号是一对差分形式的电压信号VIN+、VIN_，激励信号是一对差分信号的Q路本振信号VulQ+、Vi^q-,输出信号是一对差分形式的Q路中间信号VMID—Q+、VMID—Q_。其与混频开关电路一的结构与连接关系基本一致，只是激励信号和输出信号有所不同。
[0041]在应用于射频接收机时，混频开关电路一用于对I路彳目号进行下变频，混频开关电路二用于对Q路信号进行下变频。两个混频开关电路的结构与连接基本一致，只是本振信号不同。
[0042]请参阅图6c，这是NMOS偏置电压Vn和PMOS偏置电压Vp的产生电路。以NMOS偏置电压Vn产生电路为例进行介绍，工作电压Vdd通过电阻二 R2连接多条并联支路后接地，在电阻二 R2与这些并联支路之间作为输出端，输出NMOS偏置电压VN。每条并联支路均为一个电阻和一个NMOS晶体管的串联，每条并联支路中的NMOS晶体管是相同的，但每条并联支路中的电阻的阻值各不相同。如果所有并联支路的NMOS晶体管都不导通，则NMOS偏置电压Vn为零。如果给其中某一条或几条并联支路的NMOS晶体管施加足以导通的栅极电压，则根据导通电流的不同以及这些并联支路的电阻的不同，可以得到不同的NMOS偏置电压VN。PMOS偏置电压Vp产生电路与此类似，结构相同但各器件参数不同，可以通过对并联支路是否导通的选择，输出零或各种不同电压值的PMOS偏置电压VP。
[0043]请参阅图7，这是图5中的电流电压转换器。以其中一个为例，输入信号是中间信号VMID—1+，输出信号是VOT—P PMOS晶体管九PM9的源极接工作电压Vdd，NMOS晶体管九NM9的源极接地。PMOS晶体管九PM9和NMOS晶体管九NM9的栅极相连，漏极相连。这样PMOS晶体管九PM9和NMOS晶体管九NM9就构成了一个CMOS反相器电路，其共栅极作为输入端，共漏极作为输出端。在共栅极和共漏极之间还并联有电容二 C2和电阻三R3，作为低通滤波器。低通滤波器的带宽可以通过调节电容二 C2、电阻三R3的大小以及PMOS晶体管九PM9和NMOS晶体管九NM9的尺寸大小来确定。在NMOS晶体管九NM9的漏极和源极之间还连接有电容三C3，用于将电流信号转换为电压信号。
[0044]请参阅图8，这是本申请所用的四相正交时钟信号的波形示意图。本振信号一 Vw1-与本振信号三Vuu+是一对差分形式的I路本振信号。本振信号二 V1jj-与本振信号四
Q+是一对差分形式的Q路本振信号。由于Q路信号是I路信号移相90度而成，因此本振信号二 v1jj-与本振信号一 Vuu-的相位差是90度，本振信号四Vulq+与本振信号三VL0 I+的相位差也是90度。考虑到一对差分信号即为180度的相位差，则本振信号三Vuu+与本振信号二 vLOJJ-的相位差是90度，本振信号一 Vuu-与本振信号四V1jj+的相位差也是90度。
[0045]本申请混频器主要由混频开关电路和电流电压转换器所组成。所述混频开关电路中的所有MOS晶体管都工作于亚阈值区。在各个MOS晶体管关断的时候，栅极和源极之间的压降很大，同时由于NMOS晶体管和PMOS晶体管的跨导Gm 二阶项的互补作用，使得混频器可以获得很高的线性度，IIP3较原有的无源变频器提高10?15dB。所述电流电压转换器由一个CMOS反相器发展而来，不含有运算放大器，因而具有很低的闪烁噪声拐角频率，有效地提高了混频器的噪声性能。
[0046]以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
【权利要求】
1.一种混频开关电路，其特征是，包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管；一对差分输入信号分别连接第一对晶体管和第二对晶体管的共漏极、第三对晶体管和第四对晶体管的共漏极；第一对晶体管和第三对晶体管的共源极、第二对晶体管和第四对晶体管的共源极分别输出一对差分中间信号；每一对晶体管的栅极分别连接一对差分本振信号；所有NMOS晶体管的栅极具有NMOS偏置电压，所有PMOS晶体管的栅极具有PMOS偏置电压，并且NMOS偏置电压与PMOS偏置电压不同。
2.根据权利要求1所述的混频开关电路，其特征是，各个晶体管的栅极所施加的本振信号与偏置电压的组合使得各个晶体管均工作在亚阈状态。
3.根据权利要求1所述的混频开关电路，其特征是，各个晶体管的跨导相同。
4.根据权利要求1所述的混频开关电路，其特征是，所述NMOS偏置电压由一电路产生，其具体结构为:工作电压通过电阻连接多条并联支路后接地，在该电阻与多条并联支路之间作为输出端，输出NMOS偏置电压；每条并联支路均为一个电阻和一个NMOS晶体管的串联，每条并联支路中的NMOS晶体管是相同的，但每条并联支路中的电阻的阻值各不相同；通过对并联支路是否导通的选择，输出零或各种不同电压值的NMOS偏置电压；所述PMOS偏置电压的产生电路与NMOS偏置电压的产生电路相同。
5.一种混频器，其特征是，包括两个混频开关电路和四个电流电压转换器；一对差分输入信号分别经过两个混频开关电路，分别下变频为一对差分I路中间信号和一对差分Q路中间信号；所述Q路中间信号与I路中间信号正交；四路中间信号再分别经过四个电流电压转换器以输出一对差分I路输出信号和一对差分Q路输出信号；所述Q路输出信号与I路输出信号正交； 所述混频开关电路包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管；一对差分输入信号分别连接第一对晶体管和第二对晶体管的共漏极、第三对晶体管和第四对晶体管的共漏极；第一对晶体管和第三对晶体管的共源极、第二对晶体管和第四对晶体管的共源极分别输出一对差分中间信号；每一对晶体管的栅极分别连接一对差分本振信号，并且混频开关电路~■的本振?目号与混频开关电路一的本振/[目号正交；所有NMOS晶体管的棚极具有NMOS偏置电压，所有PMOS晶体管的栅极具有PMOS偏置电压，并且NMOS偏置电压与PMOS偏置电压不同； 所述电流电压转换器包括一对共栅极且共漏极的NMOS晶体管和PMOS晶体管；在共栅极和共漏极之间并联有电阻和电容；在?OS晶体管的源极和漏极之间连接有电容冲间信号从共栅极输入，输出信号从共漏极输出。
6.根据权利要求5所述的混频器，其特征是，将所述混频开关电路一中的一对差分本振信号称为本振信号一、本振信号三；将所述混频开关电路二中的一对差分本振信号称为本振信号二、本振信号四；则所述本振信号一、本振信号二、本振信号三、本振信号四构成了四相正交时钟信号；所述本振信号二与本振信号一的相位差是90度，本振信号三与本振信号二的相位差是90度，本振信号四与本振信号三的相位差是90度，本振信号一与本振信号四的相位差是90度。
【文档编号】H03D7/12GK104242823SQ201310228294
【公开日】2014年12月24日 申请日期:2013年6月8日 优先权日:2013年6月8日
【发明者】黄颋 申请人:锐迪科微电子科技（上海）有限公司