用于升压开关的系统和方法

用于升压开关的系统和方法
【专利摘要】本发明涉及用于升压开关的系统和方法。依照实施例，方法包括激活第一半导体开关，所述第一半导体开关具有耦合到自举电路的第一输入端的第一开关节点、第二开关节点以及耦合到所述自举电路的电容器的第一端的控制节点。所述电容器的第一端被耦合到所述自举电路的所述第一输入端并且所述电容器的第二端被设置为第一电压。接下来，所述电容器的所述第一端与所述自举电路的所述第一输入端解耦，并且所述电容器的所述第二端被设置为第二电压。所述控制节点被升压到接通所述第一半导体开关的第一激活电压。
【专利说明】用于升压开关的系统和方法
【技术领域】
[0001]本发明一般地涉及半导体电路和方法，并且更特别地涉及一种用于升压开关的系统和方法。
【背景技术】
[0002]开关电容电路被用在范围从音频A/D转换器到模拟滤波器电路的各种应用中。在其最基本的级别，开关电容电路在电荷域中通过对电容器上的电荷进行采样来执行模拟信号处理。通过使用反馈放大器、开关器件以及比例电容器的组合，即使在存在大量的分量值变化的情况下也可以精确地表示各种采样模拟传递函数。
[0003]因为半导体工艺的几何结构一直在微缩，并且因为对低功率器件的需求一直在增力口，所以出于防止较小几何结构器件的器件击穿和损坏并且为了降低功率消耗，一直存在电源电压的对应减少。为了维持开关电容电路的净空高度，各种电源和时钟升压技术已被采用来操作开关晶体管。例如，考虑到1.2 V电源电压和0.7 V晶体管阈值，如果1.2V的全电源电压被用来接通晶体管则NMOS开关晶体管将仅具有约0.5 V的依从范围。另一方面，如果升压电源或升压门信号被例如用来产生2V门驱动，则开关晶体管可以在包含整个
1.2 V电源范围的依从范围上操作。
[0004]然而，即使在较低的电源电压情况下，仍然存在对可在存在具有例如在工业和汽车应用中可能超过所提供的电源电压的电压的输入信号情况下操作的开关电容电路的需要。

【发明内容】

[0005]依照实施例，方法包括激活第一半导体开关，所述第一半导体开关具有耦合到自举电路的第一输入端的第一开关节点、第二开关节点以及耦合到所述自举电路的电容器的第一端的控制节点。电容器的第一端被耦合到自举电路的第一输入端并且电容器的第二端被设置为第一电压。接下来，电容器的第一端与自举电路的第一输入端解稱，并且电容器的第二端被设置为第二电压。控制节点被升压到接通所述第一半导体开关的第一激活电压。
[0006]本方面的一个或多个实施例的细节在下面在附图和描述中被阐述。本发明的其它特征、目的以及优点从描述和图中并且从权利要求中将是显而易见的。
【专利附图】

【附图说明】
[0007]为了更彻底地理解本发明及其优点，现对结合附图进行的以下描述进行参考，在附图中:
图1图示了根据本发明的实施例的开关电容电路；
图2a-C图示了实施例升压时钟相位发生器和关联的波形；
图3a_b图示了具有保护器件的实施例时钟升压器电路；以及 图4a_d图示了耦合到实施例时钟发生电路的实施例开关电容电路和关联的定时图。[0008]除非另外指示，否则不同图中的对应数字和符号通常指代对应的部分。图被绘制来清楚地图示优选实施例的相关方面并且未必按比例绘制。为了更清楚地图示某些实施例，指示相同结构、材料或过程步骤的变化的字母可以紧跟图号之后。
【具体实施方式】
[0009]在下面详细地讨论了目前优选的实施例的制造和使用。然而，应该了解的是，本发明提供了能够以各种各样的特定上下文来体现的许多适用的发明构思。所讨论的特定实施例仅仅说明做出和使用本发明的特定方式，并且不限制本发明的范围。
[0010]将相对于特定上下文中的实施例，即配置成在诸如在有噪声的工业或汽车环境中发现的那些之类的宽范围的共模输入电压上操作的差分开关电容放大器来对本发明进行描述。然而，本发明还可以被应用于利用升压开关的其他类型的开关电容电路和系统。
[0011]在实施例中，诸如放大器或积分器之类的开关电容电路在两个电压域中操作:在开关电容电路的输入端处的高压域以及开关电容电路的放大器内部的低压域。在输入端至电路的高压域中，自举时钟相位发生器被用来确保输入开关在大的共模电压范围上保持依从。在利用差分输入的实施例中，如果峰值差分电压是低的例如直到20 mV，则具有耦合到例如经由分压器得到的共模输入电压的自举偏置节点的单自举时钟相位发生器可以用于每个差分输入。替换地，自举时钟相位发生器可以被分配给每个差分输入，其中每个自举时钟相位发生器具有被耦合到该开关电容电路的其相应的差分输入端子的自举偏置节点。
[0012]图1图示了依照本发明的实施例的开关电容电路100。在实施例中，开关电容电路100实现积分器。然而，在替换的实施例中，其他开关电容电路可以被实现诸如作为但不限于放大器和滤波器。电路100包括差分放大器102，同时反馈电容器Cfb被耦合在其输入和输出端口之间。串联输入电容器Cin经由开关晶体管Ml、M2、M5以及M5耦合到信号源104，并且经由开关晶体管M3和M4耦合到放大器102的输入端。晶体管M7和M8被配置成将共模偏置电压Vcin耦合到Cin。被作为包括电流源Il和输入阻抗Rin的诺顿(Norton)等效源建模的信号源104被用虚线示出以指示所述源未必是开关电容电路100的一部分。应该理解的是，源104是用于诸如驱动放大器的最后级、传输线路的输出等之类的任何类型的源的通用模型。在实施例中，开关电容放大器100的差分输入电压能够被表示为Vd =VA-VB,而共模输入电压能够被表不为(VA+VB) /2。在实施例中，该共模电压可以由I禹合到电阻器Rl和R2的电压Vx来近似。在实施例中，电阻器Rl和R2具有约100 K Ω的电阻，并且Rin具有毫欧区中的阻抗。在替换的实施例中，R1、R2以及Rin可以包括不同的电阻值。
[0013]在实施例中，开关晶体管Ml和M2由升压时钟信号Φ Iphv来激活，而开关晶体管M5和M6由升压时钟信号Φ2ρ1ιν来激活。另一方面，晶体管M3和M4可以由时钟信号(Madv来激活，而晶体管Μ7和Μ8由时钟信号(J>2adv来激活。时钟信号(J>2adv可以为非升压时钟信号。因此，晶体管Ml、M2、M5以及M6可以在高压时钟域中操作而晶体管M3、M4、M7以及M8可以在低压时钟域中操作。因此，晶体管M1、M2、M5以及M6可以使用高压器件来实现而晶体管M3、M4、M7以及M8可以使用低压器件来实现。替换地，在其中开关预期在一系列电压上操作的实施例中时钟信号Φ Iadv和Φ 2adv可以为升压时钟信号。虽然晶体管M1、M2、M3、M4、M5、M6、M7以及M8被图示为NMOS器件，但诸如PMOS器件之类的其他器件可以被用在替换的实施例中。[0014]在一些实施例中，Φ Iphv和Φ 2phv可以为非重叠时钟信号，并且Φ Iadv和<i)2adv可以为在Φ Iphv和Φ 2phv之前转变的非重叠时钟信号。使Φ 2adv在Φ Iphv和Φ 2phv之前转变帮助在开关晶体管Ml和M2被断开时防止电荷注入误差。
[0015]应该理解的是，开关电容电路100仅仅是许多可能的开关电容电路拓扑的一个示例。例如，本发明的实施例可以被应用于其他开关电容拓扑，诸如各种类型的有源开关电容滤波器、Σ-Δ模拟至数字转换器、模拟前端以及其他电路。
[0016]在实施例中，示出在串联输入电容器Cin左边的前端部分106的共模电压范围可以经历比示出在串联输入电容器Cin左边的后端部分108更宽的电压变化。这样的情况例如可能发生在有噪声的工业环境中或在汽车环境内。在本发明的一个实施例中，电压VA和VB可以经历大约10 mV至20 mV的小峰值差分输入电压。然而，共模电压可以经历10 V或更大的峰值电压。这些共模峰值还可以表现为电压尖峰和暂态。在替换的实施例中，电路100的前端可以被适配成接受不同于上述那些的差分和共模电压范围。
[0017]图2a图示了可以被用来生成用于图1中示出的开关电容电路100的时钟信号的实施例时钟相位发生器200。时钟相位发生器200包括非重叠时钟发生器220、时钟升压器电路222以及时钟升压器电路224。非重叠时钟发生器220包括与非(NAND)门206及214和反相器208、210、212、216及218，这形成根据输入时钟信号Clk产生非重叠信号Φ I和Φ 2的锁存器结构。
[0018]图2b图示了示出信号(Mpadv、Φ1、Φ2ρ以及Φ 2padv之间的关系的波形图230。如波形图中所图示的那样，在信号ΦI被去断言和信号Φ2被断言的时间之间存在非重叠死区区域234。此外,信号Φ Ip滞后Φ Iadv时间段236,而信号Φ 2p滞后<J>2adv时间段232。在实施例中，时间段234对应于与反相器208和210相关联的延迟，而时间段232对应于与图2a中图示的反相器 216和218相关联的延迟。
[0019]在实施例中，时钟升压器电路222包括升压电容器Cl和C2、交叉耦合NMOS晶体管MlO和Mll以及反相器202。类似地，时钟升压器电路224包括升压电容器C3和C4、交叉耦合NMOS晶体管M12和M13以及反相器204。应该理解的是，虽然时钟升压器电路222和224图示有交叉耦合NMOS器件，但是在本发明的替换实施例中其他器件类型可以用于这些交叉耦合器件，诸如PMOS器件。非重叠时钟发生器220还可以使用本领域内已知的其他非重叠时钟发生结构来实现。
[0020]往回转向图2a，在实施例中，时钟升压器222在激活操作期间操作如下。在操作的第一阶段中，信号Φ Ip为低并且信号Φ In为高。因此，信号Φ Iphv假定为比信号Φ--ν较低的电压，这样的晶体管MlO被驱动进入ON状态，从而将自举偏置节点V α耦合到信号Φ?ρ?ιν，并且晶体管Mll假定为OFF状态。在操作的这个第一阶段期间，电容器Cl被充电至Ij Va的电压。在操作的第二阶段中，信号Φ Ip从低向高转变而信号Φ In从高向低转变。因此，节点Φ Iphv经由电容器Cl而被升压到VDD + V a，这使晶体管Mll将被驱动进入ON状态，并且节点Φ Inhv经由Mll被驱动到V a，而这使晶体管MlO关断。VDD在这种情况下对应于反相器210的逻辑摆幅。
[0021]在操作的第三阶段中，信号Φ Ip从高向低转变而信号Φ In从低向高转变。在这个阶段中，信号Φ Inhv被升压到VDD + Va，而信号Φ Iphv假定为V a的电压。时钟升压器222的操作在正常操作期间在阶段二和三之间交替。时钟升压器224以与时钟升压器222类似的方式操作，其中相位Φ Iphv和Φ--ν在νβ与VDD + νβ之间交替。图2c图示了图示出信号Φ1Ρ与信号Φ Iphv之间的关系的波形图。
[0022]在本发明的实施例中，节点V α被耦合到节点VA，并且节点V β被耦合到开关电容电路100的节点VB。例如，可以在其中开关电容放大器100的峰值差分输入电压超过几十mV的情况下实现这样的连通性。在其中开关电容电路100的峰值差分输入电压小于例如20 mV的实施例中，节点Va和νβ两者都可以被耦合到共模电压Vx。因为峰值差分输入电压在这种情况下是小的，所以Vx的共模电压可以变化，同时开关晶体管Ml和M2的栅源电压保持相对恒定。
[0023]图3a图示了耦合到开关晶体管Ml的实施例时钟升压器电路300。时钟升压电路300的结构与图2a中示出的时钟升压电路222和224的结构类似外加保护器件304和306。这些保护器件以及其他保护结构使晶体管Ml免于经历灾难性栅过压。在实施例中，这些保护器件可以使用如图3b中所示出的齐纳(Zener) 二极管来实现。替换地，可以在本发明的替换实施例中使用其他二极管类型或其他类型的钳位电路。
[0024]在实施例中，如果电压Vin经历快速正瞬态，则晶体管MlO和Ml I的寄生容积二极管302以及保护器件304和306将Ml的源-栅电压钳位到一个二极管电压降。在对钳位电路使用齐纳二极管的实施例中在负向变换的情况下，如果二极管使用齐纳二极管来实现则器件304和306将Ml的栅-源电压钳位到保护电路306内二极管的齐纳电压。在一个实施例中，这些齐纳二极管可以具有约2V的齐纳电压。替换地，可以使用其他齐纳电压。在另外的替换实施例中，可以使用除齐纳二极管之外的其他钳位结构，诸如串联连接的MOSFET。
[0025]图4a图示了包括耦合到开关电容放大器426并到非重叠时钟发生器430的时钟升压器电路422和424的实施例开关电容电路400。在这里，共模电压Vx被耦合到时钟升压器电路422中的交叉耦合晶体管MlO和Ml I，以及耦合到时钟升压器电路424中的交叉耦合晶体管M12和M13。如上面所指出的那样，通过使用共模电压Vx，如果峰值差分电压Vd小于约20 mV则晶体管Ml和M2能够在操作期间维持足够的栅源电压。在一些实施例中，图4a中图示的传导性可以适合于其中峰值差分电压超过20 mV的一些电路。切换峰值差分电压可以被提高约20 mV以上的程度取决于特定实施方式及其规格。通过使用共模电压Vx，可以由于在生成升压时钟信号方面涉及减少的电路数目而实现一些器件面积节约。
[0026]如图4a中所图示的那样，时钟升压器电路422和424进一步包括保护器件402、404,406以及408，其用来防止Ml和M2的栅源电压超过器件极限。如在上文中相对于图3a-b所讨论的那样，这些保护器件可以使用齐纳二极管实现。
[0027]图4b图示了根据具有耦合到开关电容放大器428的时钟升压器电路422和424的另外实施例的实施例开关电容放大器410。在这里，电压VA被耦合到时钟升压器电路422中的交叉耦合晶体管MlO和M11，并且电压VB被耦合到时钟升压器电路424中的交叉耦合晶体管M12和M13。如上面所提到的那样，这样的连通性可以适合于具有较高峰值差分输入电压的实施例。在开关电容放大器410中，晶体管Ml被耦合到Φ Iphv并且晶体管M6被耦合到0 2phv，与图示了图4a的实施例的开关电容放大器400类似。然而，在开关电容放大器410中，晶体管M5被稱合到(Mnhv而不是Φ 2phv,因为晶体管M5被稱合到VA并且因为开关驱动器422除生成Φ Inhv外被VA偏置，从而确保M5在存在大差分电压情况下接通。类似地，晶体管M2被稱合到Φ2η1ιν而不是Φ Iphv,因为晶体管M2被稱合到VB并且因为开关驱动器424除生成Φ2?ν外被VB偏置。即使这些信号中的一些可以重叠，如果Rin具有低阻抗例如在πιΩ区中则开关电容积分器的精度也被维持，使得Μ1、Μ2、Μ5以及Μ6的导通电阻是次要的。图4c图示了时钟相位Φ lphv、Φ Inhv> Φ 2phv以及Φ 2nhv的定时图。
[0028]图4d图示了根据具有耦合到开关电容放大器428的时钟升压器电路422、424、442以及和444的另外实施例的实施例开关电容放大器450。在这里，电压VA被用来偏置时钟升压器电路422和424，而电压VB被用来偏置时钟升压器电路442和444。在实施例中，晶体管Ml由Φ Iphva来驱动，所述Φ Iphva由时钟升压器电路422生成，晶体管M2由Φ Iphvb来驱动，所述Φ Iphvb由时钟升压器电路442生成，晶体管M5由<J>2phva来驱动，所述Φ2ρ1ινΒ由时钟升压器电路424生成，以及晶体管M6由<J>2phvb来驱动，所述Φ 2phvb由时钟升压器电路444生成。在这里，时钟相位(J)Iphva和Φ Iphvb相对于时钟相位Φ 2phva和Φ2ρ1η?是非重叠的。同样地，开关电容放大器450适合于在较高峰值差分电压输入下操作以及具有较高输入阻抗Rin的电路中的操作。
[0029]依照实施例，方法包括激活第一半导体开关，所述第一半导体开关具有耦合到自举电路的第一输入端的第一开关节点、第二开关节点以及耦合到自举电路的电容器的第一端的控制节点。激活包括将电容器的第一端耦合到自举电路的第一输入端并且将电容器的第二端设置为第一电压。在稱合电容器的第一端并将电容器的第二端设置为第一电压之后，电容器的第一端与自举电路的第一输入端解稱，并且在使电容器的第一端解稱之后，电容器的第二端被设置为第二电压，其中控制节点被升压到接通第一半导体开关的第一激活电压。所述方法可以进一步包括通过将电容器的第一端耦合到自举电路的第一输入端并且将电容器的第二端设置为第一电压来使第一半导体开关去激活。
[0030]在实施例中，所述方法进一步包括对具有耦合到第二开关节点的第一端的串联电容器进行充电。对串联电容器进行充电可以包括激活第一半导体开关、并且激活具有耦合到串联电容器的第二端的第三开关节点的第二半导体开关的步骤。在一些实施例中，第一半导体开关在第二半导体开关被激活第一时间延迟之后被激活。
[0031]在实施例中，对串联电容器进行充电进一步包括将虚拟接地耦合到第二半导体开关的第四开关节点。耦合虚拟接地可以包括将反馈放大器耦合到半导体开关的第四开关节点。在实施例中，激活第二半导体开关包括将该半导体开关的控制节点耦合到第二激活电压，使得第二激活电压小于第一激活电压。
[0032]在实施例中，所述方法进一步包括通过使用耦合在第一半导体开关的第一开关节点与该半导体开关的控制节点之间的齐纳二极管来限制第一半导体开关的第一开关节点与该半导体开关的控制节点之间的电压差而保护第一半导体开关。
[0033]依照另外的实施例，电路包括:第一半导体开关，其被耦合在第一节点与第二节点之间；以及自举电路，其被配置成当自举电路的时钟输入从第一状态向第二状态转变时将在该自举电路的第一输出端处的升压激活信号提供给半导体开关的控制节点。所述自举电路包括耦合到该半导体开关的第一节点的第一输入端、耦合到第一半导体开关的控制节点的第一输出端、包括耦合到第一输出端的第一端和耦合到时钟输入的第二端的第一电容器以及耦合在第一输入端与第一输出端之间的第二半导体开关。在实施例中，所述自举电路被配置成当时钟输入从第一状态向第二状态转变时在该自举电路的第一输出端处提供升压激活信号。所述自举电路可以进一步包括第二电容器和第三半导体开关。第二电容器具有被耦合的第一端和第二端，所述第二端可以被耦合到反相时钟输入并且耦合到第二半导体开关的控制节点。反相时钟输入具有与时钟输入相反的逻辑意义。第三半导体开关被耦合在第一输入端与第二电容器的第一端之间，并且包括稱合到第一电容器的第一端的控制输入端。
[0034]在实施例中，第一和第二半导体开关使用MOS晶体管来实现。这些MOS晶体管可以为NMOS或PMOS晶体管。
[0035]在实施例中，所述电路还包括耦合在第一半导体开关的第二节点与放大器的第一输入端之间的第一串联电容器。在一些实施例中，放大器被实现为差分放大器；并且第一半导体开关的第一节点经由耦合在放大器的第一输入端和第二输入端之间的多个电阻器耦合到第一网络的第一输入端。放大器的第一输入端可以被配置为虚拟接地。
[0036]依照另外的实施例，开关电容电路包括:差分放大器，其包括第一输入端子和第二输入端子；第一系统电容器，其具有稱合到第一输入端子的第二端；第二系统电容器，其具有耦合到第二输入端子的第二端；第一开关晶体管，其包括耦合到第一系统输入端的第一节点和耦合到第一电容器的第一端的第二节点；第二开关晶体管，其包括耦合到第二系统输入端的第一节点和耦合到第二系统电容器的第一端的第二节点；以及第一自举电路。所述第一自举电路包括耦合到第一开关晶体管的控制端子的第一输出端、耦合到第一系统输入端的第一输入端、包括耦合到第一输出端的第一端和耦合到第一时钟信号的第二端的第一自举电容器以及I禹合在第一输入端与第一输出端之间的第一自举晶体管。所述第一自举电路被配置成当第一时钟信号从第一状态向第二状态转变时在该第一自举电路的第一输出端处提供升压激活信号。在实施例中，第一自举电路的输入端被直接地连接到第一系统输入端。
[0037]在实施例中，所述第一自举电路进一步包括稱合在第一输入端与第二自举电容器的第一节点之间的第二自举晶体管。第二自举电容器的第一节点被耦合到第一自举晶体管的控制节点，第一自举晶体管的第一节点被耦合到第二自举晶体管的控制节点，并且第二自举电容器的第二节点被耦合到第一时钟信号的反相位。
[0038]在实施例中，所述第一自举电路进一步还包括稱合在第一自举电路的第一输入端与第一自举电路的第一电容器的第一端之间的第一保护器件，以及耦合在第一自举电路的第一输入端与第一自举电路的第二电容器的第一端之间的第二保护器件。在一些实施例中，第一和第二保护器件是齐纳二极管。
[0039]在实施例中，所述开关电容电路还包括第二自举电路。这个第二自举电路可以包括耦合到第二开关晶体管的控制端子的第一输出端、耦合到第二系统输入端的第一输入端以及包括耦合到第一输出端的第一端和耦合到第二时钟信号的第二端的第一自举电容器。所述开关电容电路还可以包括被配置成产生第一时钟信号和第二时钟信号的非重叠时钟发生器，使得第一时钟信号不重叠第二时钟信号。
[0040]在实施例中，所述开关电容电路包括稱合在第一系统输入端与第二系统输入端之间的分压器。分压器的输出端被连接到第一自举电路的第一输入端和第二自举电路的第二输入端。在一些实施例中，分压器输出端被配置成产生所述开关电容电路的共模输入电压。
[0041]在实施例中，所述开关电容电路进一步包括稱合在第一系统电容器与差分放大器的第一输入端子之间的第三开关晶体管，以及耦合在第二系统电容器与差分放大器的第二输入端子之间的第四开关晶体管。第一和第二开关晶体管被配置成以比第三和第四开关晶体管更高的电压操作。所述开关电容电路可以被配置为积分器。
[0042]实施例系统和方法的优点包括操作具有高共模输入范围的开关电容放大器的能力。另外的优点包括在存在大共模暂态情况下操作开关电容电路的能力。实施例系统的另外优点包括在小面积中实现能够接受高共模输入范围的开关电容电路。
[0043]虽然已经参考说明性实施例对本发明进行了描述，但是这个描述不旨在被在限制性意义上解释。说明性实施例以及本发明的其他实施例的各种修改和组合对于一旦参考本描述的本领域的技术人员而言将是显而易见的。因此意图是，所附权利要求包含任何这样的修改或实施例。
【权利要求】
1.一种方法，其包括: 激活第一半导体开关，所述第一半导体开关具有耦合到自举电路的第一输入端的第一开关节点、第二开关节点以及耦合到所述自举电路的电容器的第一端的控制节点，激活包括: 将所述电容器的第一端耦合到所述自举电路的所述第一输入端， 将所述电容器的第二端设置为第一电压， 在耦合所述电容器的所述第一端并且将所述电容器的所述第二端设置为所述第一电压之后，使所述电容器的所述第一端与所述自举电路的所述第一输入端解耦， 在使所述电容器的所述第一端解耦之后，将所述电容器的所述第二端设置为第二电压，其中，所述控制节点被升压到接通所述第一半导体开关的第一激活电压。
2.根据权利要求2所述的方法，进一步包括使所述第一半导体开关去激活，去激活包括将所述电容器的所述第一端耦合到所述自举电路的所述第一输入端并且将所述电容器的所述第二端设置为所述第一电压 。
3.根据权利要求1所述的方法，进一步包括对具有耦合到所述第二开关节点的第一端的串联电容器进行充电，对所述串联电容器进行充电包括: 激活所述第一半导体开关； 激活具有耦合到所述串联电容器的第二端的第三开关节点的第二半导体开关。
4.根据权利要求3所述的方法，其中，所述第一半导体开关在所述第二半导体开关被激活之后的第一时间延迟被激活。
5.根据权利要求3所述的方法，其中，对所述串联电容器进行充电进一步包括将虚拟接地耦合到所述第二半导体开关的第四开关节点。
6.根据权利要求5所述的方法，其中，耦合所述虚拟接地包括将反馈放大器耦合到所述半导体开关的所述第四开关节点。
7.根据权利要求3所述的方法，其中，激活所述第二半导体开关包括将所述半导体开关的控制节点耦合到第二激活电压，其中所述第二激活电压小于所述第一激活电压。
8.根据权利要求1所述的方法，进一步包括保护所述第一半导体开关，保护包括使用耦合在所述第一半导体开关的所述第一开关节点与所述半导体开关的所述控制节点之间的齐纳二极管来限制所述第一半导体开关的所述第一开关节点与所述半导体开关的所述控制节点之间的电压差。
9.一种电路,其包括: 第一半导体开关，其被耦合在第一节点与第二节点之间； 自举电路，其被配置成当自举电路的时钟输入从第一状态向第二状态转变时将在所述自举电路的第一输出端处的升压激活信号提供给所述半导体开关的控制节点，所述自举电路包括: 耦合到所述半导体开关的所述第一节点的第一输入端， 耦合到所述第一半导体开关的控制节点的第一输出端， 包括I禹合到所述第一输出端的第一端和I禹合到时钟输入的第二端的第一电容器，以及 耦合在所述第一输入端与所述第一输出端之间的第二半导体开关，所述自举电路被配置成当所述时钟输入从第一状态向第二状态转变时在所述自举电路的所述第一输出端处提供升压激活信号。
10.根据权利要求9所述的电路，其中，所述自举电路进一步包括: 第二电容器，其包括被耦合的第一端和第二端，所述第二端被耦合到反相时钟输入并且到所述第二半导体开关的控制节点，所述反相时钟输入具有与所述时钟输入相反的逻辑意义； 第三半导体开关，其被耦合在所述第一输入端与第二电容器的所述第一端之间，所述第三半导体开关进一步包括耦合到所述第一电容器的所述第一端的控制输入端。
11.根据权利要求9所述的电路，其中，所述第一和第二半导体开关包括MOS晶体管。
12.根据权利要求11所述的电路，其中，所述MOS晶体管包括NMOS晶体管。
13.根据权利要求9所述的电路，进一步包括耦合在所述第一半导体开关的所述第二节点与放大器的第一输入端之间的第一串联电容器。
14.根据权利要求13所述的电路，其中，所述放大器的所述第一输入端被配置为虚拟接地。
15.根据权利要求13所述的电路，其中: 所述放大器包括差分放大器；并且 其中，所述第一半导体开关的所述第一节点经由耦合在所述放大器的所述第一输入端和第二输入端之间的多个电阻器被耦合到所述第一网络的所述第一输入端。
16.—种开关电容电路,其包括:` 差分放大器，其包括第一输入端子和第二输入端子； 第一系统电容器，其具有耦合到所述第一输入端子的第二端； 第二系统电容器，其具有耦合到所述第二输入端子的第二端； 第一开关晶体管，其包括耦合到第一系统输入端的第一节点和耦合到所述第一电容器的第一端的第二节点； 第二开关晶体管，其包括耦合到第二系统输入端的第一节点和耦合到所述第二系统电容器的第一端的第二节点； 第一自举电路，其包括: 耦合到所述第一开关晶体管的控制端子的第一输出端， 耦合到所述第一系统输入端的第一输入端， 包括耦合到所述第一输出端的第一端和耦合到第一时钟信号的第二端的第一自举电容器，以及 耦合在所述第一输入端与所述第一输出端之间的第一自举晶体管，所述第一自举电路被配置成当所述第一时钟信号从第一状态向第二状态转变时在所述第一自举电路的第一输出端处提供升压激活信号。
17.根据权利要求16所述的开关电容电路，其中，所述第一自举电路进一步包括: 第二自举晶体管，其被耦合在所述第一输入端与第二自举电容器的第一节点之间，其中: 所述第二自举电容器的所述第一节点被耦合到所述第一自举晶体管的控制节点， 所述第一自举晶体管的所述第一节点被耦合到第二自举晶体管的控制节点，并且 所述第二自举电容器的第二节点被耦合到所述第一时钟信号的反相位。
18.根据权利要求17所述的开关电容电路，其中，所述第一自举电路进一步包括: 第一保护器件，其被耦合在所述第一自举电路的所述第一输入端与所述第一自举电路的所述第一电容器的所述第一端之间；以及 第二保护器件，其被耦合在所述第一自举电路的所述第一输入端与所述第一自举电路的所述第二电容器的所述第一端之间。
19.根据权利要求18所述的开关电容电路，其中，所述第一和第二保护器件包括齐纳二极管。
20.根据权利要求16所述的开关电容电路，进一步包括: 第二自举电路，其包括: 耦合到所述第二开关晶体管的控制端子的第一输出端， 耦合到所述第二系统输入端的第一输入端，以及 包括耦合到所述第一输出端的第一端和耦合到第二时钟信号的第二端的第一自举电容器。
21.根据权利要求20所述的开关电容电路，进一步包括被配置成产生所述第一时钟信号和所述第二时钟信号的非重叠时钟发生器，其中，所述第一时钟信号不重叠所述第二时钟信号。
22.根据权利要求20所述的开关电容电路，进一步包括: 耦合在所述第一系统输入端`与所述第二系统输入端之间的分压器，所述分压器的输出端被连接到所述第一自举电路的所述第一输入端和所述第二自举电路的所述第二输入端。
23.根据权利要求22所述的开关电容电路，其中，所述分压器输出端被配置成产生所述开关电容电路的共模输入电压。
24.根据权利要求16所述的开关电容电路，其中，所述第一自举电路的所述输入端被直接地连接到所述第一系统输入端。
25.根据权利要求16所述的开关电容电路，进一步包括: 第三开关晶体管，其被耦合在所述第一系统电容器与所述差分放大器的所述第一输入端子之间；以及 第四开关晶体管，其被耦合在所述第二系统电容器与所述差分放大器的所述第二输入端子之间，其中: 所述第一和第二开关晶体管被配置成以比所述第三和第四开关晶体管更高的电压操作。
26.根据权利要求16所述的开关电容电路，其中，所述开关电容电路被配置为积分器。
【文档编号】H03H19/00GK103516332SQ201310243332
【公开日】2014年1月15日 申请日期:2013年6月19日 优先权日:2012年6月19日
【发明者】J.L.切巴洛斯, C.赖因德尔 申请人:英飞凌科技股份有限公司