一种检测相位差的方法、鉴相器及数字锁相环的制作方法
【专利摘要】本发明的目的是提供一种检测相位差的方法、鉴相器及数字锁相环。根据本发明的方法，所述方法包括：利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相电路充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；获取与该第一信号相对应的数字信号；通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数据。本发明的优点在于：可利用现有的计数时钟，对脉宽较小的相位差脉冲进行精确地测量。从而在无需过多增加成本的情况下，有效地提升了测量精度。
【专利说明】一种检测相位差的方法、鉴相器及数字锁相环
【技术领域】
[0001] 本发明涉及电子【技术领域】，尤其涉及一种检测相位差的方法、鉴相器及数字锁相 环。
【背景技术】
[0002] 与模拟锁相环相比，数字锁相环（Digital Phase Locked Loop)具有更多的优点， 例如，能够容易地改变数字锁相环的环路带宽，并且能够在锁相环中实现快速频率锁定和 低相位噪声。其中间信号还可被用于实时监控系统性能，数字信号处理技术可被应用于多 种系统：例如，对锁相环的输出执行直接的频率调制。并且数字信号可以容忍高干扰噪声。 因此，现在数字锁相环得到了广泛应用。
[0003] 然而随着无线系统的带宽越来越大，系统必须使用高精度的锁相环来确保不同的 无线基站之间的相位差足够小。其中，锁相环的精度依赖于鉴相器（PD，Phase Detector) 技术。
[0004] 在传统的数字锁相环的鉴相器模块中，采用高频时钟来计算相位差的宽度，但是 该技术面临着许多限制。首先，通常采用的逻辑芯片为现场可编程门阵列（FPGA，Field Programmable Gata Array)，其无法支持超高时钟频率；其次，高速FPGA意味着高成本，这 对于商业产品来说是不可行的。
[0005] 在鉴相器中采用相位差计数器时钟来计算相位差脉冲的宽度，因此，其计数器时 钟是主要的瓶颈。例如，计数器时钟的频率为200MHz，则其检测精度为5纳秒，这意味着，当 相位差脉冲宽度小于5纳秒时，无法通过该鉴相器检测到其真实的相位差。并且，在现有技 术下，用户唯有需要花费极高的成本来获得更高精度的鉴相器，以解决该问题。
【发明内容】
[0006] 本发明的目的是提供一种检测相位差的方法、鉴相器及数字锁相环。
[0007] 根据本发明的一个方面，提供一种采用鉴相器来检测相位差的方法，所述鉴相器 包括相位差计数器、相位差方向模块、异或门，其中，所述相位差检测器还包括移相电路，所 述方法包括以下步骤：
[0008] a利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相电路充放电过 程相对应的第一信号，其中，所述第一信号为模拟信号；
[0009] b获取与该第一信号相对应的数字信号；
[0010] C通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位 差数据。
[0011] 根据本发明的一个方面，还提供一种鉴相器，其中，所述鉴相器包括相位差计数 器、相位差方向模块、异或门，其中，所述相位差检测器还包括：
[0012] 移相电路，用于利用相位差脉冲的电压进行充放电，以获得与该充放电过程相对 应的第一信号，其中，所述第一信号为模拟信号；
[0013] 获取装置，用于获取与该第一信号相对应的数字信号；
[0014] 其中，所述相位差计数器用于通过计数时钟对所述数字信号进行测量，以获得与 所述相位差脉冲对应的相位差数据。
[0015] 根据本发明的一个方面，还提供一种数字锁相环，其中，所述数字锁相环包括数字 环路滤波器、数模转换器、压控振荡器、数字分频器、以及所述鉴相器。
[0016] 与现有技术相比，本发明具有以下优点：本发明对相位差脉冲的脉宽通过相移电 路进行放大，从而可利用现有的计数时钟，对脉宽较小的相位差脉冲，例如，小于5纳秒情 况下的相位差脉冲进行精确地测量。从而在无需过多增加成本的情况下，有效地提升了测 量精度。
【专利附图】
【附图说明】
[0017] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它 特征、目的和优点将会变得更明显：
[0018] 图1示意出了一种数字锁相环的结构示意图。
[0019] 图2示意出了现有技术中的鉴相器的结构示意图；
[0020] 图3示意出了根据本发明的一种鉴相器的结构示意图；
[0021] 图4示意出了根据本发明的一个优选实施例的鉴相器的结构示意图；
[0022] 图5示意出了根据本发明一种检测相位差的方法流程图；
[0023] 图6示意出了根据本发明中的各个信号分别对应的波形示意图。
[0024] 附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0025] 下面结合附图对本发明作进一步详细描述。
[0026] 图1示意出了一种数字锁相环的结构示意图。根据本发明的数字锁相环包括数字 环路滤波器（DLF，Digital Loop Filter)、数模转换器（DAC，Digital Signal to Analog Signal Convertor)、压控振荡器（VOC，Voltage Controller Oscillator)、数字分频器 (DD，Digital Divider)以及鉴相器（PD，Phase Detector)。
[0027] 优选地，DLF可采用低通滤波器（LPF，Low Pass Filter)来实现。压控振荡器可 米用恒温振荡器（0CX0, Oven Controlled Crystal Oscillator)来实现。
[0028] 数字环路滤波器读取来自鉴相器的相位差数据，并将与该相位差数据对应的信 息发送至数模转换器，数模转换器将该信息转换为模拟电压，以控制压控振荡器的时钟频 率，压控振荡器基于模拟电压产生压控振荡时钟，并经过数字分频器后转换为系统秒脉冲 (1PPS)，鉴相器根据该来自压控振荡器的系统秒脉冲，以及来自GPS模块的GPS秒脉冲，产 生相位差脉冲并对其进行检测以获得相位差数据，以供数字环路滤波器读取。
[0029] 参考图2,图2示意出了一种现有技术中的鉴相器的结构示意图。其中，所述鉴相 器包括相位差计数器（PDC，Phase Difference Counter)、相位差方向检测模块（PDD，Phase Difference Detector)、异或门（X0R)。
[0030] 其中，异或门根据系统秒脉冲以及GPS秒脉冲输出相位差脉冲，相位差计时器根 据计数时钟对该相位差脉冲进行检测。
[0031] 接着，参照图3,图3示意出了根据本发明的一种鉴相器的结构示意图。
[0032] 根据图3所示的鉴相器还包括相移电路和获取装置。
[0033] 其中，所述相移电路包括用于扩大所述相位差脉冲的脉冲宽度的电路，优选地，所 述相移电路包括一阶RC电路（RC Circuit)，其中，所述一阶RC电路中包含一个电容和一个 电阻。
[0034] 相移电路利用相位差脉冲的电压进行充放电，以获得与该充放电过程相对应的第 一信号。其中，所述第一信号为模拟信号。
[0035] 其中，当所述相位差脉冲在高电压时，所述相移电路进行充电，当所述相位差脉冲 在低电压时，所述相移电路进行放电，以基于相移电路在充放电过程中的电容电压值确定 第一信号。
[0036] 具体的，当所述相位差脉冲在高电压，亦即对应逻辑1时，RC电路中的电容进行充 电，当所述相位差脉冲在低电压时，亦即对应逻辑〇时，RC电路中的电容进行放电，并且，鉴 相器基于充放电过程中该RC电路中的电容的电压值来确定第一信号。
[0037] 优选地，将充放电过程中RC电路的电容的电压值以Vjt)来表示，则与该第一信 号对应的曲线可由以下方程式来示意。
[0038] 0 ^ t ^ T〇, V〇(t) = V0max*(l-e_t/(EC)) (1)；
[0039]
【权利要求】
1. 一种采用鉴相器来检测相位差的方法，所述鉴相器包括相位差计数器、相位差方向 模块、异或门，其中，所述相位差检测器还包括移相电路，所述方法包括以下步骤： a利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相电路充放电过程相 对应的第一信号，其中，所述第一信号为模拟信号； b获取与该第一信号相对应的数字信号； c通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数 据。
2. 根据权利要求1所述的方法，其中，所述步骤a包括以下步骤： -当所述相位差脉冲在高电压时，对所述移相电路进行充电，当所述相位差脉冲在低电 压时，对所述移相电路进行放电，以基于充放电过程中相移电路的电容电压值确定第一信 号。
3. 根据权利要求1或2所述的方法，其中，所述第一信号对应的曲线％ (t)如以下方程 式示意： 0. t 彡T0，V0(t) = v0max*(i-e-伽）； T0<t,V0(t) = V0(T0)*e-(/-r^(RC))； 其中，t为充放电时间，为所述相位差脉冲的最大电压，?；为所述相位差脉冲的原 始宽度，R为所述移相电路中的电阻值，C为所述移相电路中的电容值。
4. 根据权利要求1至3中任一项所述的方法，其中，所述步骤b包括以下步骤： -基于参考电压，将所述第一信号转换为数字信号； 其中，所述数字信号的曲线％(〇如下方程式所示： Vref^V0max*(l-e-t/(EC)) V2(t) = 1； Vref > V0fflax*(l-e-t/(EC)) V2(t) =0； 其中，为所述参考电压，t为充放电时间，为相位差脉冲的最大电压，R为所述 移相电路中的电阻值，C为所述移相电路中的电容值。
5. 根据权利要求1至4中任一项所述的方法，其中，所述步骤b包括以下步骤： -将所述第一信号放大为第二信号； -将所述第二信号转换为所述数字信号。
6. 根据权利要求5所述的方法，其中，所述第二信号对应的曲线'(t)如以下方程式示 思： 当〇 < t < τ时{讲* R (，) < ^腿，(0 =所*厂(丨腿* (1 -夕觸). ^ 0 w)=巴應 ' 当时卜W)<r-? Fi(/) = WT0(r0Wr·，，· 0. vA(t)=vadcrmx ' 其中，m为第二信号相对于第一信号的放大倍数，为所述相位差脉冲的最大电压，?； 为相位差脉冲的原始宽度；R为所述移相电路中的电阻值，C为所述移相电路中的电容值， Vad_￡为放大时的最高限定电压。
7. 根据权利要求6所述的方法，其中，所述数字信号的曲线％(〇如下方程式所示： Vref < m*V0max* (l_e t/(RC)) V2 (t) = 1 ； vref >m*V0fflax*(l-e-t/(EC)) V2(t) = 0； 其中，m为第二信号相对于第一信号的放大倍数，VMf为所述参考电压，t为充放电时 间，为所述相位差脉冲的最大电压，R为所述移相电路中的电阻值，C为所述移相电路 中的电容值。
8. -种鉴相器，其中，所述鉴相器包括相位差计数器、相位差方向模块、异或门，其中， 所述相位差检测器还包括： 移相电路，用于利用相位差脉冲的电压进行充放电，以获得与该充放电过程相对应的 第一信号，其中，所述第一信号为模拟信号； 获取装置，用于获取与该第一信号相对应的数字信号； 其中，所述相位差计数器用于通过计数时钟对所述数字信号进行测量，以获得与所述 相位差脉冲对应的相位差数据。
9. 根据权利要求8所述的鉴相器，其中，所述移相电路还用于： -当所述相位差脉冲在高电压时，进行充电，当所述相位差脉冲在低电压时，进行放电， 以基于充放电过程中相移电路的电容电压值确定第一信号。
10. 根据权利要求8或9所述的鉴相器，其中，所述第一信号对应的曲线Vjt)如以下 方程式不意： 0^t^T0,v0(t) = v0fflax*d-e-t/(EC))； T0<t,V0(t) = V0(ro)*e-(^'(JiC))； 其中，t为充放电时间，为所述相位差脉冲的最大电压，?；为所述相位差脉冲的原 始宽度，R为所述移相电路中的电阻值，C为所述移相电路中的电容值。
11. 根据权利要求8至10中任一项所述的鉴相器，其中，所述获取装置用于： -基于参考电压，将所述第一信号转换为数字信号； 其中，所述数字信号的曲线％(〇如下方程式所示： Vref^V0max*(l-e-t/(EC)) V2(t) = 1； Vref > V0fflax*(l-e-t/(EC)) V2(t) =0； 其中，为所述参考电压，t为充放电时间，为相位差脉冲的最大电压，R为所述 移相电路中的电阻值，C为所述移相电路中的电容值。
12. 根据权利要求8至11中任一项所述的鉴相器，其中，所述获取装置包括： 放大器，用于将所述第一信号放大为第二信号； 转换器，用于将所述第二信号转换为所述数字信号。
13. 根据权利要求12所述的鉴相器，其中，所述第二信号对应的曲线'(t)如以下方程 式示意： 当 〇 < t < τ 时{讲 * K (0 < G識X R (0 = W * 匕腿 * (1 - f (SO ). ^ 0 --*Κ,(Ο^Κ^ νλ?)=να^ ' ζ +时 ?历一_7''撕' {m*^(0>^max Ι.\(() = κ一 其中，m为第二信号相对于第一信号的放大倍数，为所述相位差脉冲的最大电压，?； 为相位差脉冲的原始宽度；R为所述移相电路中的电阻值，C为所述移相电路中的电容值， Vadc；max为所述放大器的最高限定电压。
14. 根据权利要求13所述的鉴相器，其中，所述数字信号对应的曲线V2(t)如下方程式 所示： Vref < m*V0max* (l_e t/(RC)) V2 (t) = 1 ； Vref >m*V0fflax*(l-e-t/(EC)) V2(t) = 0； 其中，m为第二信号相对于第一信号的放大倍数，VMf为所述参考电压，t为充放电时 间，为所述相位差脉冲的最大电压，R为所述移相电路中的电阻值，C为所述移相电路 中的电容值。
15. -种数字锁相环，其中，所述数字锁相环包括数字环路滤波器、数模转换器、压控振 荡器、数字分频器、以及根据权利要求8至14中至少任一项所述的鉴相器。
【文档编号】H03L7/085GK104253611SQ201310268059
【公开日】2014年12月31日 申请日期:2013年6月28日 优先权日:2013年6月28日
【发明者】周代彬, 张辉, 王林泉 申请人:上海贝尔股份有限公司