用于放大器电源控制的设备和方法
【专利摘要】本发明提供了用于放大器电源控制的设备和方法。在某些实施方式中，放大器包括输入放大级和用于产生用于所述输入放大级的高功率电源和低功率电源的电源控制块。所述电源控制块接收指示所述放大器的共模输入电压的参考信号，且所述电源控制块调节所述高功率电源和所述低功率电源的电压电平，同时保持所述高功率电源和所述低功率电源之间的基本恒定电压差。所述电源控制块基于所述参考信号改变所述高功率电源和所述低功率电源的所述电压电平，使得所述高功率电源和所述低功率电源的所述电压电平关于所述共模输入电压移动。
【专利说明】用于放大器电源控制的设备和方法
【技术领域】
[0001]本发明的实施方案涉及电子装置，且更具体而言涉及放大器。
【背景技术】
[0002]一种放大器(诸如运算放大器)可包括用于实现放大器的整体性能的一个或多个放大级。例如，放大器可包括级联的用以实现放大器的所需总增益的放大级。
[0003]放大器的输入级可对放大器的性能具有相对较大的影响。例如,放大器的共模输入电压运行范围可由输入级的共模输入电压运行范围限制。此外，输入级的线性可是重要的，因为使用输入级产生的信号可由随后的增益级放大。
[0004]存在对具有改进性能的放大器的需要。此外，还存在对具有改进线性且在不依靠电容耦合的情况下可在宽范围的共模输入电压内运行的放大级的需要。
【发明内容】
[0005]在一个实施方案中，放大器包括第一输入端、第二输入端、被配置为放大第一输入端和第二输入端之间的电压差以产生第一放大信号的第一放大级，和被配置为接收指示第一输入端的电压或第二输入端的电压中的至少一个的参考信号的电源控制块。电源控制块被配置为产生用于第一放大级的高功率电源和低功率电源。电源控制块进一步被配置为至少部分基于参考信号来控制高功率电源的电压电平和低功率电源的电压电平。电源控制块进一步被配置为从第一高压电源和第二高压电源产生低功率电源和高功率电源。
[0006]在另一实施方案中，放大器包括第一输入端、第二输入端、被配置为放大第一输入端和第二输入端之间的电压差以产生第一放大信号的第一放大级，和被配置为接收指示第一输入端的电压或第二输入端的电压中的至少一个的参考信号的用于电源控制的装置。电源控制装置被配置为产生用于第一放大级的高功率电源和低功率电源。电源控制装置进一步被配置为至少部分基于参考信号来控制高功率电源的电压电平和低功率电源的电压电平。电源控制装置进一步被配置为从第一高压电源和第二高压电源产生低功率电源和高功率电源。
[0007]在另一实施方案中，提供了一种对放大器提供电力的方法。所述方法包括接收第一高压电源和第二高压电源，从第一高压电源和第二高压电源产生低功率电源和高功率电源，接收指示放大器的第一输入端的电压或放大器的第二输入端的电压中的至少一个的参考信号，至少部分基于参考信号来控制高功率电源和低功率电源的电压电平，由高功率电源和低功率电源对放大器的输入放大级提供电力，和由第一高压电源和第二高压电源对放大器的输出放大级提供电力。
【专利附图】
【附图说明】
[0008]图1A是放大器的一个实施方案的示意图。
[0009]图1B是放大器的另一实施方案的示意图。[0010]图2A是放大器的一个实施方案的电路图。
[0011]图2B是放大器的另一实施方案的电路图。
[0012]图3A是放大器的另一实施方案的电路图。
[0013]图3B是放大器的另一实施方案的电路图。
[0014]图4是电源电压对放大器的一个实施例的共模输入电压的曲线图。
[0015]图5是电源控制块的一个实施方案的电路图。
[0016]图6是放大器的另一实施方案的电路图。
[0017]图7是放大器的另一实施方案的示意图。
【具体实施方式】
[0018]某些实施方案的以下详细描述呈现了本发明的具体实施方案的各种描述。然而，本发明可以如由权利要求书所定义和覆盖的多种不同方式体现。在本说明书中，参考附图，其中类似的参考数字指示相同或功能相似的元件。
[0019]可使用包括低压晶体管和高压晶体管的过程来制造某些放大器。低压晶体管相对于高压晶体管可具有增强的性能，诸如较高跨导、低闪烁噪声和/或每单位面积的较低偏移。然而，低压晶体管相对于高压晶体管也可具有较低击穿电压。例如在场效应晶体管(FET)实施方式中，低压FET可具有比采用相同制造工艺制作的高电压FET低的漏极到源极和/或栅极到源极击穿电压。
[0020]放大器的输入放大级可对放大器的整体性能具有相对较大影响。因此,可取的是，输入放大级具有高性能，诸如低噪声、低功耗、高线性，和/或至少从轨到轨延伸的相对较宽共模输入电压运行范围。由于低压晶体管可相对于高压晶体管提供增强性能，所以可取的是，在放大器的输入放大级(诸如在输入晶体管差分对)中使用低压晶体管。然而，在输入晶体管差分对中使用低压晶体管可导致低压晶体管达到击穿电压超过放大器的运行条件的全部或一部分，诸如共模输入电压的某些值。
[0021 ] 提供了用于放大器电源控制的设备和方法。在某些实施方式中，放大器包括输入放大级和用于产生用于输入放大级的高功率电源和低功率电源和电源控制块。电源控制块接收指示由放大器所经历的共模输入电压的参考信号，且电源控制块调节高功率电源和低功率电源的电压电平，同时保持高功率电源和低功率电源之间的基本恒定电压差。电源控制块基于参考信号改变高功率电源和低功率电源的电压电平，使得高功率电源和低功率电源的电压电平关于共模输入电压移动。通过以此方式配置电源控制块，输入放大级可被有利地配置低压晶体管，而不超过共模输入电压运行范围的低压晶体管的击穿电压。
[0022]图1A是放大器10的一个实施方案的示意图。放大器10包括第一或输入放大级
2、第二放大级6、第三或输出放大级8和电源控制块30。放大器10可例如用作运算放大器。
[0023]放大器10包括正或非反相输入电压端Vin+、负或反相输入电压端Vin_和输出电压端Vout。第一放大级2包括非反相输入la、反相输入lb、非反相输出3a和反相输出3b。第二放大级6包括非反相输入4a、反相输入4b和输出5。第三放大级8包括输入7和输出9。
[0024]第一放大级2的非反相和反相输入la、Ib分别电连接到放大器10的非反相和反相输入电压端vin+、Vin_。第一放大级2的非反相和反相输出3a、3b分别电连接到第二放大级6的非反相和反相输入4a、4b。第二放大级6的输出5电连接到第三放大级8的输入7，且第三放大级8的输出9电连接到放大器10的输出电压端Vwt。
[0025]放大器10可用于放大在非反相和反相输入电压端Vin+、Vin_上接收的差分输入电压信号以在输出电压端Vwt上产生放大输出电压信号。例如，第一放大级2可用于放大非反相和反相输入电压端vin+、Vin_之间的差分以在第一放大级2的非反相和反相输出3a、3b之间产生放大电压信号，其可由第二放大级6和第三放大级8进一步放大以在输出电压端Vout上产生放大输出电压信号。
[0026]通过使用多个放大级(其中多个装置，两个或多个，诸如第一、第二和第三放大级
2、6、8)可实现放大器10的所需总开环增益。例如，在一些配置中，放大器10的增益可约等于第一放大级2的增益、第二放大级6的增益和第三放大级8的增益的乘积。因此，放大级可级联以获得放大器10的所需总增益。此外，在放大器10中使用多个放大级可相对于使用单级的放大器而辅助增加输入阻抗和/或减少放大器10的输出阻抗。
[0027]第一或输入放大级2可对放大器10的性能具有相对较大的影响。例如，由于非反相和反相输入电压端Vin+、vin_分别电连接到第一放大级2的非反相和反相输入端la、lb，放大器10的共模输入电压运行范围可受第一放大级2的共模输入电压运行范围影响。此外，第一放大级2的线性和/或噪声可对放大器10的整体性能具有相对较大影响。例如，使用第一放大级2产生的非线性信号组分和/或噪音可进一步由第二和第三放大级6、8放大。
[0028]电源控制块30包括电压控制块31和电压源32且可用于产生用于第一放大级2的高功率电源Vpwkh和低功率电源VPm。虽然图1A-2B示出电压控制块31之间的信号路径中的电压源32，且直接或间接地，高功率电源Vpra，但是在替代实施方案中，电压源32可处于电压控制块31之间的信号路径中，且直接或间接地，低功率电源VPm，或在如后面结合图3A和图3B所示的两个路径之间分裂。
[0029]与使用第一或高压低功率电源V1和第二或高压高功率电源V2提供电力的第二和第三放大级6、8相反，第一放大级2使用由电源控制块30产生的高功率电源Vpra和低功率电源提供电力。如下面将描述的，高功率电源Vpwkh和低功率电源Vpm之间的电压差可低于高压高功率电源V2和高压低功率电源V1之间的电压差，从而允许在第一放大级2中使用低压晶体管。例如，使用高功率电源Vpra和低功率电源Vpm可辅助在不超过低电压输入晶体管差分对的任何击穿电压的情况下在运行条件范围内偏置低压输入晶体管差分对。
[0030]电源控制块30可使用电压源32以在非反相和反相输入电压端VIN+、VIN_的共模输入电压运行范围内保持高功率电源Vpwkh和低功率电源VP.之间的基本恒定电压差。此外，电源控制块30可使用电压控制块31以相对于共模输入电压移动或改变高功率电源Vpra和低功率电源的电压电平，使得高功率电源Vpra和低功率电源Vpm的电压电平相对于共模输入电压跟踪或移动。以此方式配置电源控制块30以产生高功率电源Vpwkh和低功率电源可辅助在共模输入电压的变化内减少输入放大级2的晶体管的偏置条件的变化，从而允许输入放大级2使用低压晶体管，同时避免与击穿相关联的偏置条件。
[0031]在一个实施方案中，当共模输入电压相对远离高压高功率电源V2的电压并远离高压低功率电源V1的电压时，电压控制块31可控制高功率电源Vpweh的电压约等于Vcm+V32/2且低功率电源Vpm的电压约等于VarV32A，其中Vqi是共模输入电压且V32约等于电压源32的电压。此外，当共模输入电压接近高压高功率电源V2的电压时，电压控制块31可控制高功率电源Vpwkh的电压约等于高压高功率电源V2的电压且可控制低功率电源Vpm的电压约等于V2 - V32，其中V2是高压高功率电源V2的电压。类似地，当共模输入电压接近高压低功率电源V1的电压时，电压控制块31可控制低功率电源V.的电压约等于高压低功率电源V1的电压且可控制高功率电源Vpra的电压约等于VfV32，其中V1是高压低功率电源V1的电压。因此，电源控制块30可被配置为产生高功率电源Vpweh和低功率电源vpm，使得高功率电源Vpra和低功率电源VP.跟踪共模输入电压，同时分别在高压高功率电源V2和高压低功率电源V1下钳位或限制高功率电源Vpra和低功率电源VPm。
[0032]虽然图1A的放大器10示出包括三级的配置，但是放大器10可适于包括更多或更少级，包括相同和/或不同类型的级。此外，虽然放大器10的开环增益通常大于1，但是每个放大级的增益无需大于I。例如，在一些实施方式中，第三放大级8可为被配置为提高放大器10的输出阻抗的低增益缓冲级。更进一步，虽然图1示出其中放大器10产生单端输出电压信号的配置，但是放大器10可适于产生其它输出信号,包括,例如差分输出电压信号和/或单端或差分输出电流信号。
[0033]图1B是放大器20的另一实施方案的示意图。放大器20包括第一放大级12、第二放大级14、第三放大级16、第四放大级18和电源控制块30。
[0034]放大器20包括非反相输入电压端Vin+、反相输入电压端Vin_和输出电压端Vrat。第一放大级12包括非反相输入11a、反相输入lib、非反相输出13a和反相输出13b。第二放大级14包括非反相输入15a、反相输入15b、非反相输出17a和反相输出17b。第三放大级16包括第一非反相输入19a、第一反相输入19b、第二非反相输入21a、第二反相输入21b和输出23。第四放大级18包括输入25和输出27。
[0035]第一放大级12的非反相和反相输入IlaUlb分别电连接到放大器20的非反相和反相输入电压端vin+、Vin_。此外,第二放大级14的非反相和反相输入15a、15b分别电连接到放大器20的非反相和反相输入电压端Vin+、Vin_。第一放大级12的非反相和反相输出13a、13b分别电连接到第三放大级16的第一非反相输入19a和第一反相输入19b。第二放大级14的非反相和反相输出17a、17b分别电连接到第三放大级16的第二非反相输入21a和第二反相输入21b。第三放大级16的输出23电连接到第四放大级18的输入25，且第四放大级18的输出27电连接到放大器20的输出电压端Vwt。
[0036]放大器20可用于放大在非反相和反相输入电压端Vin+、Vin_上接收的差分输入电压信号以在输出电压端Vtjut上产生放大输出电压信号。例如,第一放大级12可用于放大非反相和反相输入电压端Vin+、Vin_之间的差分以在非反相和反相输出13a、13b上产生第一放大差分电压信号。此外，第二放大级14可用于放大非反相和反相输入电压端Vin+、Vin_之间的差分以在非反相和反相输出17a、17b上产生第二放大差分电压信号。可使用第三放大级16和第四放大级18组合和放大第一放大差分电压信号和第二放大差分电压信号。
[0037]电源控制块30已经被配置为产生用于第一和第二放大级12、14的高功率电源Vpweh和低功率电源VP.。此外,在所示的配置中,第三和第四放大级16、18使用高压低功率电源V1和高压高功率电源V2来提供电力。
[0038]与图1A的放大器10相反，图1B的放大器20包括并联电连接的多个输入放大级。例如，第一和第二放大级12、14每个都电连接到非反相和反相输入电压端Vin+、Vin_并作为放大器20的输入级。如图1B所示，电源控制块30已经被配置为对第一和第二放大级12、14两者供电。[0039]通过使用放大器20中的多个输入放大级，可提高放大器20的整体共模输入电压运行范围。例如，第一放大级12可用于在共模输入电压相对较高时放大非反相和反相输入电压端Vin+、Vin_之间的差分,且第二放大级14可用于在共模输入电压相对较低时放大非反相和反相输入电压端Vin+、Vin_之间的差分。因此，在一些实施方式中，多个输入放大级可用于在共模输入电压的差分范围内放大差分输入电压，其中每个输入放大级被配置为在共模输入电压运行范围的不同部分内运行，以便提高放大器20的性能。
[0040]图2A是放大器50的一个实施方案的电路图。放大器50包括第一或输入放大级41、第二输出放大级42、第一电容器43、第二电容器44和电源控制块40。放大器50还包括非反相输入电压端Vin+、反相输入电压端Vin_和输出电压端Vwt。
[0041]输入放大级41包括电连接到非反相输入电压端Vin+的非反相输入和电连接到反相输入电压端vin_的反相输入。输入放大级41还包括电连接到第一电容器43的第一端和输出放大级42的非反相输入的非反相输出。输入放大级41还包括电连接到第二电容器44的第一端和输出放大级42的反相输入的反相输出。输入放大级41还包括被配置为从电源控制块40接收高功率电源Vpweh的高功率电源输入和被配置为从电源控制块40接收低功率电源的低功率电源输入。输出放大级42还包括电连接到第二电容器44的第二端和输出电压端Vwt的输出。输出放大级42还包括电连接到高压高功率电源V2的高功率电源输入和电连接到高压低功率电源V1的低功率电源输入。第一电容器43还包括电连接到高压低功率电源V1的第二端。
[0042]电源控制块40包括电压控制块31、电压源32、共模检测块45、第一放大块46、第二放大块47、n型金属氧化物半导体(NMOS)晶体管48和p型金属氧化物半导体(PMOS)晶体管49。如本文所用且如本【技术领域】的普通技术人员将理解的，MOS晶体管可具有由不是金属的材料(诸如多晶硅)制成的栅极，且可具有不仅用氧化硅但可用其它电介质(诸如高k电介质)实施的电介区域。
[0043]输入放大级41被配置为放大在非反相和反相输入电压端Vin+、Vin_之间接收的差分输入电压信号，以产生放大信号。输出放大级42被配置为接收放大信号，并进一步放大放大信号以在输出电压端Vrat上产生输出电压信号。
[0044]共模检测块45包括电连接到非反相输入电压端Vin+的第一输入、电连接到反相输入电压端Vin_的第二输入，和电连接到电压控制块31的输入的输出。电压控制块31还包括电连接到电压源32的第一端和第一放大块46的反相输入的输出。第一放大块46还包括在被配置为产生低功率电源VP.的电源控制块40的节点上电连接到NMOS晶体管48的栅极的输出和电连接到NMOS晶体管48的漏极的非反相输入。NMOS晶体管48还包括电连接到高压低功率电源V1的源极。电压源32还包括电连接到第二放大块47的反相输入的第二端。第二放大块47还包括在被配置为产生高功率电源Vpra的电源控制块40的节点上电连接到PMOS晶体管49的栅极的输出和电连接到PMOS晶体管49的漏极的非反相输入。PMOS晶体管49还包括电连接到高压高功率电源V2的源极。
[0045]与图1A-1B的电源控制块30相反，图2A的电源控制块40还包括共模检测块45、第一和第二放大块46、47，和NMOS和PMOS晶体管48、49。
[0046]共模检测块45可产生参考信号,其可辅助电压控制块31产生由非反相和反相输入电压端VIN+、VIN_的共模输入电压跟踪或移动的输出电压。[0047]第一和第二放大块46、47和NMOS和PMOS晶体管48、49可被包括在内以帮助分别从高功率和低功率电源VPWKH、Vpwel缓冲电压源32的第一和第二端。更进一步，第一和第二放大块46、47和NMOS和PMOS晶体管48、49可辅助电源控制块40产生高功率和低功率电源VPWEH、VPm，使得高功率电源V_在高压高功率电源V2下被钳位或限制且低功率电源νΡ.在高压低功率电源V1下被钳位或限制。例如，第一放大块46和NMOS晶体管48可作为基于电压源32的第一端的电压电平控制低功率电源Vpm的电压电平的第一低压降(LDO)稳压器而运行，同时第二放大块47和PMOS晶体管49可作为基于电压源32的第二端的电压电平控制高功率电源Vpra的电压电平的第二 LDO稳压器而运行。
[0048]图2B是放大器60的另一实施方案的电路图。放大器60包括输入放大级41、输出放大级42、第一电容器43、第二电容器44和电源控制块51。放大器60还包括非反相输入电压端Vin+、反相输入电压端Vin_和输出电压端ν_。
[0049]图2Β的放大器60类似于图2Α的放大器50，不同之处在于放大器60包括电源控制块的不同布置。例如，与包括共模检测块45的图2Α的电源控制块40相反，电源控制块51示出其中为了有利于使用非反相输入电压端Vin+的电压电平作为电压控制块31的参考信号已经省略了共模检测块45的配置。在某些实施方式中，诸如在其中在运行过程中非反相和反相输入电压端Vin+、Vin_之间的电压差相对较小的配置中，包括例如，放大器的反馈实施方式，输入电压端中的一个的电压电平可指不共模输入电压并可用作电压控制块31的参考信号。虽然图2B示出其中非反相输入电压端Vin+已经被用作参考信号的配置，但是在某些实施方式中，反相输入电压端Vin_可用作参考信号。
[0050]图3A是放大器70的另一实施方案的电路图。放大器70包括输入放大级41、输出放大级42、第一电容器43、第二电容器44和电源控制块61。放大器70还包括非反相输入电压端Vin+、反相输入电压端Vin_和输出电压端VOTt。输入放大级41、输出放大级42、第一电容器43和第二电容器44可如上文相对于图2A所述。
[0051]图3A的电源控制块61包括共模检测块45、第一和第二放大块46、47、第一和第二NMOS晶体管48、68、第一和第二 PMOS晶体管49、69、第一和第二齐纳二极管63、64、第一和第二偏置块65、66，和第三放大块62。共模检测块45包括电连接到非反相输入电压端Vin+的第一输入、电连接到反相输入电压端Vin_的第二输入,和电连接到第三放大块62的反相输入的输出。第三放大块62还包括电连接到第一齐纳二极管63的阴极和第二齐纳二极管64的阳极的非反相输入。第三放大块62还包括电连接到第一偏置块65的第一端和第二偏置块66的第一端的输出。
[0052]第一偏置块65还包括电连接到第二 NMOS晶体管68的栅极的第二端。第二 NMOS晶体管68还包括电连接到高压低功率电源V1的源极和电连接到第一齐纳二极管63的阳极和第一放大块46的反相输入的漏极。第一放大块46还包括在被配置为产生低功率电源Vpwel的电源控制块61的节点上电连接到第一 NMOS晶体管48的栅极的输出和电连接到第
一NMOS晶体管48的漏极的非反相输入。第一 NMOS晶体管48还包括电连接到高压低功率电源V1的源极。第二偏置块66还包括电连接到第二 PMOS晶体管69的栅极的第二端。第
二PMOS晶体管69还包括电连接到高压高功率电源V2的源极和电连接到第二齐纳二极管64的阴极和第二放大块47的反相输入的漏极。第二放大块47还包括在被配置为产生高功率电源Vpweh的电源控制块61的节点上电连接到第一 PMOS晶体管49的栅极的输出和电连接到第一 PMOS晶体管49的漏极的非反相输入。第一 PMOS晶体管49还包括电连接到高压高功率电源V2的源极。
[0053]第一和第二齐纳二极管63、64可辅助对第三放大块62提供反馈电压信号，同时帮助在适合产生高功率和低功率电源VPWEH、Vpwel的电压电平下偏置第一和第二放大块46、47的非反相输入端。此外，第二齐纳二极管64可对由第二 PMOS晶体管69产生的源电流提供低阻抗，且第一齐纳二极管63可对由第二 NMOS晶体管68产生的反向电流提供低阻抗。第一和第二齐纳二极管63、64可用于在二极管电流值的宽范围之间提供基本恒定的电压降。因此，包括第一和第二齐纳二极管63、64可提供增强的性能。虽然图3A示出使用齐纳二极管的配置，但是在某些实施方式中，为了有利于使用不同的其它组件(包括例如分流稳压器和/或电阻器)，可省略第一和第二齐纳二极管63、64。[0054]第三放大块62在其中第三放大块62的输出电压可被控制使得第三放大块62的非反相和反相输入基本相等的反馈配置中电连接。由于第三放大块62的反相输入被配置为从共模检测块45中接收指示放大器的共模输入电压的参考信号，所以反馈可运行来控制第三放大块62的非反相输入约等于放大器的共模输入电压。此外，第一齐纳二极管63可对第一放大级46的反相输入提供约等于Va1-Vzi的电压，其中Vzi是第一齐纳二极管63之间的电压降且％?是参考信号电压，诸如指示放大器的共模输入电压的参考信号。更进一步，第二齐纳二极管64可对第二放大级47的反相输入提供约等于Vc^Vz2的电压，其中Vz2是第二齐纳二极管64之间的电压降。
[0055]图3B是放大器72的另一实施方案的电路图。放大器72包括输入放大级41、输出放大级42、第一电容器43、第二电容器44和电源控制块71。放大器70还包括非反相输入电压端Vin+、反相输入电压端Vin_和输出电压端ν_。
[0056]图3Β的放大器72类似于图3Α的放大器70，不同之处在于放大器72包括电源控制块的不同布置。例如，与包括第一和第二放大块46、47和第一 NMOS和第一 PMOS晶体管48、49的图3Α的电源控制块61相反，电源控制块71示出其中已经省略了这些组件的配置。例如，如图3Β所示，不是使用第一放大块46和第一 NMOS晶体管48来产生低功率电源VP.，电源控制块71而是使用第二 NMOS晶体管68来产生低功率电源VP.。此外，不是使用第二放大块47和第一PMOS晶体管49来产生高功率电源VPWEH，电源控制块71而是使用第二 PMOS晶体管69来产生高功率电源VPra。
[0057]图4是电源电压对放大器的一个实例的共模输入电压的曲线图。曲线图75可示出例如高功率电源Vpm和低功率电源Vpra的电压电平对图1的放大器10的一个实施方式的共模输入电压。
[0058]如图4所示，高功率和低功率电源V_、V.的电压电平可跟踪共模输入电压Ncv同时分别在高压高功率和高压低功率电源v2、V1下被钳位或限制。高功率和低功率电源VpffEH> Vpwel之间的电压差在共模输入电压Vqi之间可基本恒定。在一个实施方案中，高功率电源Vpweh和低功率电源Vpm之间的电压差被配置为在约2.3V至约2.7V的范围内。
[0059]图5是电源控制块80的一个实施方案的电路图。电源控制块80包括第一至第三电流源76-78、第一至第六NMOS晶体管81-86、第一至第七PMOS晶体管91-97、带隙参考电压源79、第一和第二电阻87、88、放大电路89和偏置电路90。电源控制块80被配置为接收指示放大器的共模输入电压的参考信号V-电源控制块80进一步被配置为产生高功率电源V_和低功率电源V.。
[0060]第一 PMOS晶体管91包括电连接到参考信号Vqi的栅极和电连接到第二 PMOS晶体管92的源极和第一电流源76的第一端的源极。第一电流源76还包括电连接到高压高功率电源V2的第二端。第一 PMOS晶体管91还包括电连接到第二 NMOS晶体管82的漏极和第四NMOS晶体管84的源极的漏极。第二 PMOS晶体管92还包括电连接到第一 NMOS晶体管81的漏极和第三NMOS晶体管83的源极的漏极。第一和第二 NMOS晶体管81、82每个都还包括电连接到高压低功率电源V1的源极和电连接到第一参考电压Vkefi的栅极。第三NMOS晶体管83还包括电连接到第三PMOS晶体管93的漏极、第五PMOS晶体管95的栅极，和第六PMOS晶体管96的栅极的漏极。第四NMOS晶体管84还包括电连接到偏置电路90的第一端和第五NMOS晶体管85的栅极的漏极。第三和第四NMOS晶体管83、84每个都还包括电连接到第二参考电压Vkef2的栅极。第五NMOS晶体管85还包括电连接到高压低功率电源V1的源极。
[0061]第三和第四PMOS晶体管93、94每个都包括电连接到第三参考电压Vkef3的栅极。第三PMOS晶体管还93包括电连接到第五PMOS晶体管95的漏极的源极。第四PMOS晶体管94还包括电连接到第六PMOS晶体管96的漏极的源极。第五和第六PMOS晶体管95、96每个都还包括电连接到高压高功率电源V2的源极。第四PMOS晶体管94还包括电连接到第七PMOS晶体管97的栅极和偏置电路90的第二端的漏极。第七PMOS晶体管97还包括在被配置为产生高功率电源Vpwkh的节点上电连接到高压高功率电源V2的源极和电连接到第二电阻器88的第一端、第三电流源78的第一端和第六NMOS晶体管86的漏极的漏极。第三电流源78还包括电连接到高压高功率电源V2的第二端。第二电阻器88还包括电连接到第二 PMOS晶体管92的栅极、第一电阻器87的第一端和放大电路89的正或非反相输入的第二端。第一电阻器87还包括在被配置为产生低功率电源VP.的节点上电连接到第五NMOS晶体管85的漏极、带隙参考电压源79的第一端、第二电流源77的第一端和第六NMOS晶体管86的源极的第二端。第二电流源77还包括电连接到高压低功率电源V1的第二端。带隙参考电压源79还包括电连接到放大电路89的负或反相输入的第二端。放大电路89还包括电连接到第六NMOS晶体管86的栅极的输出。
[0062]带隙参考电压源79可被配置为基于硅的带隙电压在室温下产生输出电压，诸如约1.26V的输出电压。此外，放大电路89在反馈配置中电连接并可控制第六NMOS晶体管86的栅极电压以相对于通过形成分压器的第一和第二电阻器87、88的电流改变通过第六NMOS晶体管86的电流。放大电路89可控制第六NMOS晶体管86的栅极电压，使得第一电阻器87之间的电压约等于带隙参考电压源79的电压。此外，可相对于第一电阻器87的电阻控制第二电阻器88的电阻，以便控制高功率电源Vpra和低功率电源νρ.之间的电压差。例如，当第一和第二电阻器87、88被配置为具有大约相同的电阻时，高功率电源Vpra和低功率电源之间的电压差可约等于带隙参考电压源79的电压的两倍。
[0063]第一至第五NMOS晶体管81-85和第一至第七PMOS晶体管91_97在可用于关于参考信号Vqi的电压电平改变高功率和低功率电源VPra、Vpwel的电压电平同时在高压低功率电源V1下钳位低功率电源Vpm并在高压高功率电源V2下钳位高功率电源Vpweh的反馈配置中电连接。例如，第一至第四NMOS晶体管81-84和第三至第六PMOS晶体管93-96可放大第一和第二 PMOS晶体管91、92的栅极电压之间的差分来控制第五NMOS晶体管85和第七PMOS晶体管97的栅极电压。由于第一 PMOS晶体管91的栅极被配置为接收参考信号VCM，所以第一至第四NMOS晶体管81-84和第一至第六PMOS晶体管91-96可控制通过第五NMOS晶体管85和第七PMOS晶体管97的电流以减小第一和第二 PMOS晶体管91、92之间的电压差。当参考信号Vai远离高压高功率和高压低功率电源\、V1时，反馈可导致第二 PMOS晶体管92的栅极电压约等于参考信号V。!!。然而,对于参考信号Vcm的相对较高电压电平,第七PMOS晶体管97可运行以在高压高功率电源V2下钳位高功率电源VPra。类似地，对于参考信号Vqi的相对较低电压电平，第五NMOS晶体管85可运行以在高压低功率电源V1下钳位低功率电源。
[0064]图6是放大器100的另一实施方案的电路图。放大器100包括第一至第三放大级121-123、第四放大级18、电源控制块30和共模检测和控制块125。放大器100还包括非反相输入电压端Vin+、反相输入电压端Vin_和输出电压端Vwt。
[0065]放大器100在前述相对于图1B的配置中电连接。例如，放大器100的非反相输入电压端Vin+电连接到第一放大级121的非反相输入Ila和第二放大级122的非反相输入15a。此外,放大器100的反相输入电压端Vin_电连接到第一放大级121的反相输入Ilb和第二放大级122的反相输入15b。更进一步,第一放大级121的非反相输出13a和反相输出13b分别电连接到第三放大级123的第一非反相输入19a和第一反相输入19b。此外,第二放大级122的非反相输出17a和反相输出17b分别电连接到第三放大级123的第二非反相输入21a和第二反相输入21b。更进一步，第三放大级110的输出23电连接到第四放大级18的输入25，且第四放大级18的输出27电连接到放大器100的输出电压端Vwt。
[0066]然而，与其中电源控制块30对第一和第二放大级12、14供电但不是对第三放大级16供电的图1B的放大器20相反，图6的放大器100示出其中第一至第三放大级121-123使用电源控制块30提供电力的配置。在图1B的放大器20和图6的放大器100两者中，第四放大级18使用高压高功率和高压低功率电源VyV1提供电力。在某些实施方式中，提供放大器，其中输入级和一个或多个中间放大级使用电源控制块提供电力，但输出级可使用高压电源提供电力以便允许输出信号具有相对较大输出电压摆幅范围。
[0067]第一放大级121包括第 一低压输入NMOS晶体管107、第二低压输入NMOS晶体管108、第一低压PMOS负载晶体管111、第二低压PMOS负载晶体管112和第一电流源127。第一低压输入NMOS晶体管107包括电连接到非反相输入Ila的栅极、电连接到反相输出13b的漏极，和电连接到第二低压输入NMOS晶体管108的源极和第一电流源127的第一端的源极。第一电流源127还包括电连接到低功率电源Vpm的第二端和被配置为从共模检测和控制块125接收控制信号的控制输入。第二低电压输入NMOS晶体管108还包括电连接到反相输入Ilb的栅极和电连接到非反相输出13a的漏极。第一低压PMOS负载晶体管111包括电连接到高功率电源V?的源极、电连接到反相输出13b的漏极，和电连接到第四参考电压Vkef4的栅极。第二低压PMOS负载晶体管112包括电连接到高功率电源Vpweh的源极、电连接到非反相输出13a的漏极，和电连接到第四参考电压Vkef4的栅极。
[0068]第二放大级122包括第一低压输入PMOS晶体管117、第二低压输入PMOS晶体管118、第一低压NMOS负载晶体管101、第二低压NMOS负载晶体管102和第二电流源128。第一低压输入PMOS晶体管117包括电连接到非反相输入15a的栅极、电连接到反相输出17b的漏极，和电连接到第二低压输入PMOS晶体管118的源极和第二电流源128的第一端的源极。第二电流源128还包括电连接到高功率电源第二端和被配置为从共模检测和控制块125接收控制信号的控制输入。第二低压输入PMOS晶体管118还包括电连接到反相输入15b的栅极和电连接到非反相输出17a的漏极。第一低压NMOS负载晶体管101包括电连接到低功率电源V?的源极、电连接到反相输出17b的漏极，和电连接到第五参考电压Veef5的栅极。第二低压NMOS负载晶体管102包括电连接到低功率电源Vpm的源极、电连接到非反相输出17a的漏极，和电连接到第五参考电压Vkef5的栅极。
[0069]第三放大级123包括第一至第四低压PMOS晶体管113-116和第一至第四低压NMOS晶体管103-106。第一低压PMOS晶体管113包括电连接到高功率电源Vpra的源极、电连接到第一反相输入1%的漏极，和电连接到第二低压PMOS晶体管114的栅极、第三低压PMOS晶体管115的漏极和第三低压NMOS晶体管105的漏极的栅极。第二低压PMOS晶体管114还包括电连接到高功率电源Vpra的源极和电连接到第一非反相输入19a的漏极。第三低压PMOS晶体管115还包括电连接到第一反相输入19b的源极和电连接到第六参考电压Veef6的栅极。第四低压PMOS晶体管116还包括电连接到第六参考电压Vkef6的栅极和电连接到输出23的漏极。第三低压NMOS晶体管105还包括电连接到第二反相输入21b的源极和电连接到第七参考电压Vkef7的栅极。第一低压NMOS晶体管103包括电连接到低功率电源Vpm的源极、电连接到第二反相输入21b的漏极，和电连接到第八参考电压Vkef8的栅极。第二低压NMOS晶体管104包括电连接到低功率电源Vpm的源极、电连接到第二非反相输入21a的漏极，和电连接到在第八参考电压Vkef8的栅极。第四低压NMOS晶体管106包括电连接到第二非反相输入21a的源极、电连接到输出23的漏极，和电连接到第七参考电压Vkef7的栅极。
[0070]放大器100包括电源控制块30，其可产生高功率和低功率电源V.、Vpwel使得高功率和低功率电源Vpra、vpm跟踪共模输入电压，同时分别在高压高功率和高压低功率电源V2> V1下钳位或限制高功率和低功率电源VPWEH、vpm。放大器100还包括共模检测和控制块125，且可用于感测非反相和反相输入电压端的共模电压电平Vin+、Vin_并基于所感测的共模电压电平启用或禁用第一和第二放大极121、122。配置放大器100以包括电源控制块30且共模检测和控制块125可辅助放大器100在共模输入电压的宽范围内(包括，例如，在至少高压低功率电源V1和高压高功率电源V2之间延伸的共模输入电压运行范围内)运行。
[0071]在一个实施方案中，共模检测和控制块125可被配置为在非反相和反相输入电压端Vin+、Vin_的共模电压相对较高时(诸如约1.2V的高压高功率电源V2内的阈值电压)启用第一放大级121的第一电流源127并禁用第二电流源128的第二放大级122。此外，共模检测和控制块125可被配置为在非反相和反相输入电压端Vin+、Vin_的共模电压低于阈值电压时禁用第一放大级121的第一电流源127并启用第二放大级122的第二电流源128。
[0072]第四至第八参考电压Vkef4-Vkef8可以是任何合适的参考电压。在某些实施方式中，使用使用高功率和低功率电源Vpra、νΡ.提供电力的偏置电路产生第四至第八参考电压VKEF4-VKEF8。以此方式产生第四至第八参考电压Vkef4-Vkef8可辅助在第一至第三放大级121-123中偏置低电压晶体管，同时避免晶体管击穿条件在共模输入电压运行范围之间出现栅极到漏极和/或源极到漏极。
[0073]图7是放大器130的另一实施方案的示意图。放大器130包括第一放大级2、第二放大级6、第三放大级8、电源控制块30、输入斩波电路131、输出斩波电路132、输入斩波控制电路133、输出斩波控制电路134和陷波滤波器135。放大器130还包括非反相输入电压端Vin+、反相输入电压端Vin_和输出电压端ν_。
[0074]图7的放大器130类似于图1A的放大器10，不同之处在于放大器130还包括输入斩波电路131、输出斩波电路132、输入斩波控制电路133、输出斩波控制电路134和陷波滤波器135。输入斩波电路131包括被配置为接收由输入斩波控制电路133产生的第一斩波时钟信号的时钟输入、电连接到非反相和反相输入电压端Vin+、Vin_的差分输入，和电连接到输入放大级2的非反相和反相输入la、lb的差分输出。此外，输出斩波电路132包括被配置为接收由输出斩波控制电路134产生的第二斩波时钟信号的时钟输入、电连接到输入放大级2的非反相和反相输出3a、3b的差分输入，和电连接到陷波滤波器135的差分输入的差分输出。更进一步，陷波滤波器135包括电连接到第二放大级6的非反相和反相输入的差分输出。
[0075]输入斩波电路131可用于通过以由输入斩波控制电路133产生的斩波时钟信号的斩波频率定期交换或斩波正和负输入电压端VIN+、VIN_来斩波第一放大级2的非反相和反相输入la、lb。例如，输入斩波电路131可用于定期反转在提供至第一放大级2的正和负输入电压端VIN+、VIN_之间接收的差分输入电压信号的极性。此外，输出斩波电路132可用于斩波第一放大级2的非反相和反相输出3a、3b。输入斩波电路131可运行以上移放大器的输入信号的频率成分或频谱斩波频率且输出斩波电路132可运行以下移放大器的输入信号的频率成分斩波频率。
[0076]由第一放大级2产生的差分输出信号可具有与放大器130的输入偏移电压成正比的斩波频率附近的幅度。例如，在不存在对第一放大级2的输入信号的情况下，第一放大级2的差分输出信号可为具有与放大器的输入偏移电压成正比的幅度和约等于由输入斩波控制电路133产生的斩波时钟信号的斩波频率的方波信号。由于这样的方波信号可在斩波频率和其奇次谐波下由正弦波的傅立叶级数(Fourier series)相等地表示,所以斩波频率附近的第一放大级2的差分输出信号可具有其与放大器130的输入偏移电压成比地变化的幅度。陷波滤波器135可在斩波频率下陷波输出斩波电路132的差分输出信号，从而减少或消除放大器的输入偏移电压。然而，放大器的输入信号可由输入斩波电路131上移且由输出斩波电路132下移，且因此可在无衰减的情况下基本上通过陷波滤波器135。
[0077]如图7所示，输入斩波控制电路133使用由电源控制块30产生的高功率电源Vpra和低功率电源提供电力。通过以此方式对输入斩波控制电路133供电，输入斩波控制电路133可产生其具有随放大器130的共模输入电压改变的电压电平的斩波时钟信号。在某些实施方案中，电源控制块30可不仅用于产生用于输入放大级的高功率电源和低功率电源，而且还产生用于输入斩波控制电路133的高功率电源和低功率电源。
[0078]前面的描述和权利要求书可参考如“连接”或“耦合”在一起的元件或特征。如本文所用，除非另有说明，否则“连接”是指直接或间接地连接到另一元件/特征的一个元件/特征，且不一定是机械地。同样地，除非另有说明，否则“耦合”是指直接或间接地连接到另一元件/特征的一个元件/特征，且不一定是机械地。因此，虽然图中所示的各种示意图描绘了元件和组件的示例性布置，但是额外的中间元件、装置、特征或组件可出现在实际的实施方案中(假设所描述电路的功能没有受到不利影响)。
[0079]应思[0080]采用上述方案的装置可在各种电子装置中实施。例如，放大器可用于消费电子产品、消费电子产品的部件、电子测试设备、存储芯片、存储模块、光纤网络或其它通信网络的电路，和磁盘驱动器电路。消费电子产品可包括但不限于移动电话、电话、电视机、计算机监视器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、汽车、立体声系统、盒式录音机或播放机、DVD播放机、CD播放机、VCR, MP3播放器、收音机、摄像机、照相机、数码照相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、复印机、传真机、扫描机、多功能外围设备、手表、时钟、全球定位系统(GPS)装置、遥控器装置、无线网络终端等。进一步，电子装置还可包括半成品。
[0081]虽然已根据某些实施方案对本发明进行描述，但是对于本领域的普通技术人员显而易见的其它实施方案(包括不提供本文所阐述的所有特征和优点的实施方案)也在本发明的范围内。此外，可将上述的各个实施方案结合以提供进一步的实施方案。此外，在一个实施方案的上下文中示出的某些特征也可被合并到其它实施方案中。因此，仅通过参考所附的权利要求书来定义本发明的范围。
【权利要求】
1.一种放大器，其包括: 第一输入端； 第二输入端； 第一放大级，其被配置为放大所述第一输入端和第二输入端之间的电压差以产生第一放大信号；和 电源控制块，其被配置为接收指示所述第一输入端的电压或所述第二输入端的电压中的至少一个的参考信号，其中所述电源控制块被配置为产生用于所述第一放大级的高功率电源和低功率电源，且其中所述电源控制块进一步被配置为至少部分基于所述参考信号来控制所述高功率电源的电压电平和所述低功率电源的电压电平，且其中所述电源控制块进一步被配置为从第一高压电源和第二高压电源产生所述低功率电源和高功率电源。
2.根据权利要求1所述的放大器，其中所述电源控制块被配置为控制所述高功率电源和所述低功率电源之间的电压差为基本恒定。
3.根据权利要求2所述的放大器，其中所述电源控制块包括电压源和电压控制块，其中所述电压控制块被配置为基于所述参考信号来控制所述低功率电源或所述高功率电源中的一个的电压电平，且其中所述电压源被配置为控制所述低功率电源或所述高功率电源中的另一个的电压电平，使得所述高功率电源和所述低功率电源之间的电压差为基本恒定。
4.根据权利要求2所述的放大器，其中所述放大器还包括输出放大级，其中所述输出放大级被配置为放大所述第一放大信号以产生输出信号，且其中所述输出放大级使用所述第一高压电源和所述第二高压电源来提供电力，且其中所述第二高压电源和第一高压电源之间的电压差大于所述高功率电源和所述低功率电源之间的电压差。
5.根据权利要求4所述的放大器，其中所述电源控制块进一步被配置为以所述第一高压电源的电压电平钳位所述低功率电源的所述电压电平并以所述第二高压电源的电压电平钳位所述高功率电源的所述电压电平。
6.根据权利要求4所述的放大器，其中所述第一放大级包括多个低压晶体管且其中所述输出放大级包括多个高压晶体管，其中所述高压晶体管具有比所述低压晶体管高的击穿电压。
7.根据权利要求1所述的放大器，其还包括输入斩波电路和输入斩波控制电路，其中所述输入斩波电路被配置为基于由所述输入斩波控制电路产生的斩波时钟信号来周期地斩波所述第一输入端和第二输入端，其中所述输入斩波控制电路由所述高功率电源和所述低功率电源提供电力。
8.根据权利要求1所述的放大器，其还包括第二放大级，所述第二放大级被配置为放大所述第一输入端和第二输入端之间的电压差以产生第二放大信号，其中所述第二放大级由所述高功率电源和所述低功率电源提供电力。
9.根据权利要求8所述的放大器，其还包括共模检测和控制块，其中所述第一放大级包括低电压η型输入晶体管差分对，且其中所述第二放大级包括低电压P型输入晶体管差分对，且其中所述共模检测和控制块被配置为检测所述第一输入端和第二输入端的共模电压以产生检测的共模电压，且其中所述共模检测和控制块进一步被配置为基于所述检测的共模电压而选择性地使能所述第一放大级和所述第二放大级中的每个，其中所述低电压η型输入晶体管差分对的击穿电压和所述低电压P型输入晶体管差分对的击穿电压不适合于与所述第一高压电源或所述第二高压电源操作。
10.根据权利要求9所述的放大器，其还包括第三放大级、第四放大级和输出端，其中所述第三放大级被配置为组合所述第一放大信号和所述第二放大信号以产生第三放大信号，且其中所述第四放大级被配置为放大所述第三放大信号以在所述输出端产生输出信号，且其中所述第三放大级使用所述高功率电源和所述低功率电源来提供电力，且其中所述第四放大级使用第一高压电源和第二高压电源来提供电力。
11.根据权利要求1所述的放大器，其还包括共模检测块，所述共模检测块被配置为基于所述第一输入端和第二输入端的共模电压产生所述参考信号。
12.根据权利要求1所述的方法，其中基于所述第一输入端的电压电平产生所述参考信号。
13.根据权利要求1所述的放大器，其中所述电源控制块还包括第一齐纳二极管、第二齐纳二极管和放大电路，其中所述第一齐纳二极管和所述第二齐纳二极管串联电连接，且其中所述电源控制块进一步被配置为基于所述第二齐纳二极管的阴极的电压电平来控制所述高功率电源的电压电平，且其中所述电源控制块进一步被配置为基于所述第一齐纳二极管的阳极的电压电平来控制所述低功率电源的电压电平，且其中所述放大电路被配置为基于所述参考信号的电压电平来控制所述第一齐纳二极管的阴极的电压电平和所述第二齐纳二极管的阳极的电压电平。
14.根据权利要求13所述的放大器，其中所述电源控制块还包括第一低压降(LDO)稳压器和第二 LDO稳压器，其中所述第一 LDO稳压器被配置为基于所述第一齐纳二极管的所述阳极的所述电压水平来控制所述低功率电源的所述电压电平，且其中所述第二 LDO稳压器被配置为基于所述第二齐纳二极管的所述阴极的所述电压电平来控制所述高功率电源的所述电压电平。
15.根据权利要求1所述的放大器，其中所述电源控制块包括第一电阻器、第二电阻器、带隙参考电压源和放大电路，其中所述第一电阻器和所述第二电阻器串联电连接，且其中所述放大电路在所述第一电阻器和所述第二电阻器中的每个之间提供约等于所述带隙参考电压源的电压的电压的反馈配置中电连接。
16.根据权利要求1所述的方法，其中所述电源控制块进一步被配置为基于所述第一电阻器的第一端的电压电平来控制所述低功率电源的所述电压电平，且其中所述电源控制块进一步被配置为基于所述第二电阻器的第一端的电压电平来控制所述高功率电源的所述电压电平，且其中所述电源控制块进一步被配置为基于所述参考信号的电压电平来控制所述第一电阻器的第二端和所述第二电阻器的第二端的电压电平。
17.—种放大器,其包括: 第一输入端； 第二输入端； 第一放大级，其被配置为放大所述第一输入端和第二输入端之间的电压差以产生第一放大信号；和 用于电源控制的装置，其被配置为接收指示所述第一输入端的电压或所述第二输入端的电压中的至少一个的参考信号，其中所述电源控制装置被配置为产生用于所述第一放大级的高功率电源和低功率电源，且其中所述电源控制装置进一步被配置为至少部分基于所述参考信号来控制所述高功率电源的电压电平和所述低功率电源的电压电平，且其中所述电源控制装置进一步被配置为从第一高压电源和从第二高压电源产生所述低功率电源和高功率电源。
18.根据权利要求17所述的放大器，其中所述电源控制装置被配置为控制所述高功率电源和所述低功率电源之间的电压差为基本恒定。
19.根据权利要求18所述的放大器，其中所述放大器还包括输出放大级，其中所述输出放大级被配置为放大所述第一放大信号以产生输出信号，且其中所述输出放大级使用所述第一高电压电源和所述第二高压电源来提供电力，且其中所述第二高压电源和第一高压电源之间的电压差大于所述高功率电源和所述低功率电源之间的电压差。
20.根据权利要求19所述的放大器，其中所述电源控制装置进一步被配置为以所述第一高压电源的电压电平钳位所述低功率电源的所述电压电平并以所述第二高压电源的电压电平钳位所述高功率电源的所述电压电平。
21.—种对放大器提供电力的方法，所述方法包括: 接收第一高压电源和第二高压电源； 从所述第一高压电源和第二高压电源产生低功率电源和高功率电源； 接收指示所述放大器的第一输入端的电压或所述放大器的第二输入端的电压中的至少一个的参考信号； 至少部分基于所述参考信号控制所述高功率电源和低功率电源的电压电平； 由所述高功率电源和低功率电源对所述放大器的输入放大级提供电力； 由所述第一高压电源和第二高压电源对所述放大器的输出放大级提供电力。
【文档编号】H03F1/32GK103546105SQ201310298700
【公开日】2014年1月29日 申请日期:2013年7月17日 优先权日:2012年7月17日
【发明者】M·雷辛格 申请人:美国亚德诺半导体公司