一种衬底驱动低电压低功耗运算放大器的制造方法
【专利摘要】本发明公开了一种衬底驱动低电压低功耗运算放大器，该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路和低电压低功耗运算放大器附属电路；所述衬底驱动差分输入电路包括PMOS晶体管M1的栅极和PMOS晶体管M2的栅极一起连接到gnd，PMOS晶体管M1的衬底端和PMOS晶体管M2的衬底端分别连接到VINP输入点和VINN输入点，PMOS晶体管M1的源极和PMOS晶体管M2的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管M11的漏极。通过上述方式，本发明采用衬底驱动技术避开了信号通路上阈值电压的限制，适合于低压应用，降低了功耗。
【专利说明】—种衬底驱动低电压低功耗运算放大器
【技术领域】
[0001]本发明涉及模拟集成电路设计领域，特别是涉及一种衬底驱动低电压低功耗运算放大器。
【背景技术】
[0002]运算放大器是模拟电路最重要的电路单元，广泛应用于许多混合信号处理电路如模/数、数/模转换器和开关电容等电路，因此低压、低功耗运算放大器的结构设计就成为设计低功耗模拟系统最基本的工作，特别是在片上系统的模拟电路中。由于晶体管的阈值电压并不随着特征尺寸的减小而线性减小，所以在低电源电压环境下CMOS运算放大器的输入、输出信号的动态范围大大减小。为了提高低压、低功耗运放的性能，增大输入、输出信号的动态范围，最好能达到整个电源电压范围即轨到轨。必须对运放的差分输入级和输出级进行改进。一种方法是使用浮栅工艺输入差分对；另一种采用衬底输入差分对，衬底驱动差分输入级消除了信号通道上阈值电压的限制，衬底驱动技术非常适合于低压应用，能有效降低电路对电源电压的要求。工作在弱反型区的运放晶体管的栅源电压低于阈值电压，且晶体管漏源电压低。因此，在弱反型区的输入输出摆幅比强反型区大很多。
【发明内容】
[0003]本发明主要解决的技术问题是提供一种衬底驱动低电压低功耗运算放大器，采用衬底驱动技术避开了信号通路上阈值电压的限制，适合于低压应用；运算放大器晶体管工作在弱反型区，晶体管漏极电流小且供电电压可低于晶体管PMOS的阈值电压，降低了功耗。
[0004]为解决上述技术问题，本发明采用的一个技术方案是:提供一种衬底驱动低电压低功耗运算放大器，该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路和低电压低功耗运算放大器附属电路；所述衬底驱动差分输入电路包括PMOS晶体管Ml的栅极和PMOS晶体管M2的栅极一起连接到gnd，PM0S晶体管Ml的衬底端和PMOS晶体管M2的衬底端分别连接到VINP输入点和VINN输入点，PMOS晶体管Ml的源极和PMOS晶体管M2的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管Mll的漏极；
优选的是，所述低电压低功耗运算放大器附属电路还包括NMOS晶体管M3、NM0S晶体管M4.NM0S晶体管M5、NM0S晶体管M6、PM0S晶体管M7、PM0S晶体管M8、PM0S晶体管M9、PM0S晶体管M10、PM0S晶体管M12、PM0S晶体管M13、NM0S晶体管M14和电容Cl，所述PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12和PMOS晶体管M13四个的源极连接到一起后连接到vdd，PMOS晶体管M9、PM0S晶体管M10、PM0S晶体管M12和PMOS晶体管M13四个的栅极连接到一起；PM0S晶体管M9的漏极连接到PMOS晶体管M7的源极，PMOS晶体管M7的漏极连接到NMOS晶体管M5的漏极和NMOS晶体管M3的栅极，NMOS晶体管M5的源极连接到NMOS晶体管M3的漏极，NMOS晶体管M3的漏极连接到gnd ；PM0S晶体管MlO的漏极连接到PMOS晶体管M8的源极，PMOS晶体管M8的漏极连接到NMOS晶体管M6的漏极和NMOS晶体管M14的栅极，NMOS晶体管M6的源极连接到PMOS晶体管M2的漏极和NMOS晶体管M4的漏极，NMOS晶体管M4的源极连接到gnd ；PM0S晶体管M12的漏极连接到PMOS晶体管Mll的源极；PM0S晶体管M13的漏极连接到NMOS晶体管M14的漏极和输出点OUT ；PM0S晶体管Mil、PMOS晶体管M7和PMOS晶体管M8三个的栅极连接到一起；NM0S晶体管M5和NMOS晶体管M6两个的栅极连接到一起，NMOS晶体管M3和NMOS晶体管M4两个的栅极连接到一起；电容Cl的上极板和下极板分别连接到PMOS晶体管MlO的漏极和输出点OUT。
[0005]本发明的有益效果是:本发明一种衬底驱动低电压低功耗运算放大器，采用衬底驱动技术避开了信号通路上阈值电压的限制，适合于低压应用；运算放大器晶体管工作在弱反型区，晶体管漏极电流小且供电电压可低于晶体管PMOS的阈值电压，降低了功耗。
【专利附图】
【附图说明】
[0006]图1是本发明一种衬底驱动低电压低功耗运算放大器的结构示意图；
图2是本发明一种衬底驱动低电压低功耗运算放大器的晶体管工作在弱反型区时漏极电流对漏源电压的关系曲线图。
【具体实施方式】
[0007]下面结合附图对本发明较佳实施例进行详细阐述，以使发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
[0008]请参阅图1和图2，本发明实施例包括:
一种衬底驱动低电压低功耗运算放大器，该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路I和低电压低功耗运算放大器附属电路2 ;所述衬底驱动差分输入电路I包括PMOS晶体管Ml 10的栅极和PMOS晶体管M2 11的栅极一起连接到gnd, PMOS晶体管Ml 10的衬底端和PMOS晶体管M2 11的衬底端分别连接到VINP输入点和VINN输入点，PMOS晶体管Ml 10的源极和PMOS晶体管M2 11的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管Mll 28的漏极；
所述低电压低功耗运算放大器附属电路2还包括NMOS晶体管M3 20、NMOS晶体管M421、NMOS 晶体管 M5 22、NMOS 晶体管 M6 23、PMOS 晶体管 M7 24、PMOS 晶体管 M8 25、PMOS晶体管M9 26、PMOS晶体管MlO 27、PMOS晶体管M12 29、PMOS晶体管M13 200、NMOS晶体管M14 201和电容Cl 202，所述PMOS晶体管M9 26、PMOS晶体管MlO 27、PMOS晶体管M1229和PMOS晶体管M13 200四个的源极连接到一起后连接到vdd，PMOS晶体管M9 26、PMOS晶体管MlO 27、PMOS晶体管M12 29和PMOS晶体管M13 200四个的栅极连接到一起；PM0S晶体管M9 26的漏极连接到PMOS晶体管M7 24的源极，PMOS晶体管M7 24的漏极连接到NMOS晶体管M5 22的漏极和NMOS晶体管M3的栅极，NMOS晶体管M5 22的源极连接到NMOS晶体管M3 20的漏极，NMOS晶体管M3 20的漏极连接到gnd ;PM0S晶体管MlO 27的漏极连接到PMOS晶体管M8 25的源极，PMOS晶体管M8 25的漏极连接到NMOS晶体管M6 23的漏极和NMOS晶体管M14 201的栅极，NMOS晶体管M6 23的源极连接到PMOS晶体管M2 11的漏极和NMOS晶体管M4 21的漏极，NMOS晶体管M4 21的源极连接到gnd ；PM0S晶体管M1229的漏极连接到PMOS晶体管Mll 28的源极；PM0S晶体管M13 200的漏极连接到NMOS晶体管M14 201的漏极和输出端VOUT ；PM0S晶体管Mll 28、PMOS晶体管WJ 24和PMOS晶体管M8 25三个的栅极连接到一起；NM0S晶体管M5 22和NMOS晶体管M6 23两个的栅极连接到一起，NMOS晶体管M3 20和NMOS晶体管M4 21两个的栅极连接到一起；电容Cl 202的上极板和下极板分别连接到PMOS晶体管MlO 27的漏极和输出端V0UT。
[0009]本发明工作时，差分输入级采用衬底驱动差分输入，通常晶体管的栅极是由输入信号来驱动的，而衬底连接到一个固定偏置的电压，称为栅驱动MOS晶体管。其栅源电压控制流过管子的漏电流；相反，以衬底驱动方式工作的MOS晶体管，其栅极连接固定偏置而在衬底上施加输入信号。PMOS晶体管M1、M2栅极连在一起接地，以在栅源之间加以足够大的固定电压，在栅下形成导电沟道。而差分输入端VINP、VINN分别接M1、M2衬底端，信号加在衬底端和源端之间，避开了信号通路上栅源阈值电压的限制，控制晶体管漏电流的阈值电压是源衬电压的函数。
[0010]在低电源电压的设计中，工作在弱反型区的晶体管，由于晶体管跨导和栅源电压的依赖关系很弱且其漏源电压较小，因此运算放大器可实现足够大的直流增益。当
Va <&时，MOS管工作在弱反型区，工作在弱反型区的MOS管的漏电流主要来源是扩散电
流。表达式为,
【权利要求】
1.一种衬底驱动低电压低功耗运算放大器，其特征在于:该衬底驱动低电压低功耗运算放大器包括连接在一起的衬底驱动差分输入电路和低电压低功耗运算放大器附属电路；所述衬底驱动差分输入电路包括PMOS晶体管Ml的栅极和PMOS晶体管M2的栅极一起连接到gnd，PMOS晶体管Ml的衬底端和PMOS晶体管M2的衬底端分别连接到VINP输入点和VINN输入点，PMOS晶体管Ml的源极和PMOS晶体管M2的源极一起连接到低电压低功耗运算放大器附属电路的PMOS晶体管Mll的漏极。
2.根据权利要求1所述的一种衬底驱动低电压低功耗运算放大器，其特征在于:所述低电压低功耗运算放大器附属电路还包括NMOS晶体管M3、NM0S晶体管M4、NM0S晶体管M5、NMOS晶体管M6、PM0S晶体管M7、PM0S晶体管M8、PM0S晶体管M9、PM0S晶体管M10、PM0S晶体管M12、PMOS晶体管M13、NMOS晶体管M14和电容Cl，所述PMOS晶体管M9、PMOS晶体管M10、PMOS晶体管M12和PMOS晶体管M13四个的源极连接到一起后连接到vdd，PMOS晶体管M9、PM0S晶体管M10、PM0S晶体管M12和PMOS晶体管M13四个的栅极连接到一起；PM0S晶体管M9的漏极连接到PMOS晶体管M7的源极，PMOS晶体管M7的漏极连接到NMOS晶体管M5的漏极和NMOS晶体管M3的栅极，NMOS晶体管M5的源极连接到NMOS晶体管M3的漏极，NMOS晶体管M3的漏极连接到gnd ；PM0S晶体管MlO的漏极连接到PMOS晶体管M8的源极，PMOS晶体管M8的漏极连接到NMOS晶体管M6的漏极和NMOS晶体管M14的栅极，NMOS晶体管M6的源极连接到PMOS晶体管M2的漏极和NMOS晶体管M4的漏极，NMOS晶体管M4的源极连接到gnd ；PM0S晶体管M12的漏极连接到PMOS晶体管Mll的源极；PM0S晶体管M13的漏极连接到NMOS晶体管M14的漏极和输出点OUT ；PM0S晶体管Mil、PMOS晶体管M7和PMOS晶体管M8三个的栅极连接到一起；NM0S晶体管M5和NMOS晶体管M6两个的栅极连接到一起，匪OS晶体管M3和NMOS晶体管M4两个的栅极连接到一起；电容Cl的上极板和下极板分别连接到PMOS晶体管MlO的漏极和输出点OUT。
【文档编号】H03F1/30GK103684299SQ201310750536
【公开日】2014年3月26日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】李亮 申请人:苏州市职业大学