三级放大器的制造方法

三级放大器的制造方法
【专利摘要】本发明涉及三级放大器。级联放大器包括具有一对第一晶体管的前置放大器级、具有一对第二晶体管的跨导（gm）放大器级，以及具有一对第三晶体管的积分放大器级，第一晶体管的每个具有耦合到第一输入端电压的第一栅极端子，第二晶体管的每个具有耦合到所述第一晶体管之一的漏极端子的第二栅极端子，所述第三晶体管的每个具有耦合到所述第二晶体管之一的漏极节点的第三栅极端子，第三晶体管的每个具有耦合到输出电压的漏极端子。
【专利说明】三级放大器
[0001] 相关申请的交叉引用
[0002] 本申请请求于2013年3月15日提交的标题为"Three Stage Amplifier"的美国 专利申请序列no. 61/794, 639的优先权，在此通过引用并入其全文。

【技术领域】
[0003] 本发明总体上涉及信号放大器及其应用。

【背景技术】
[0004] 如果临界放大器不能提供足以准确地放大输入信号的电流，许多电子系统的精度 降低。例如，通常需要信号放大器以驱动部分地或全部地包括电容性负载的负载。为了在 这些电容性负载产生输入信号的精确放大版本，放大器提供能准确地改变输出信号的幅度 的高电流。
[0005] 示例放大器是在流水线模拟-数字转换器系统的乘法数-模转换器(MDAC)中的 放大器。这样的系统被配置具有连续的转换器级，其中每个转换器级将模拟输入信号转换 为最终数字编码的各个数字位，该最终数字编码对应于模拟输入信号。
[0006] 集成电路MDAC经常经配置具有电容器，该电容器在每个采样周期的第一部分经 切换以从在前转换器级的残余信号接收电荷，并在每个采样周期的第二部分经切换以将该 电荷转移到输出电容。这些充电和转移处理一般都在MDAC放大器的帮助下实现，以及这些 处理的精确度取决于该放大器向MDAC电容器提供高级电流的能力。
[0007] 一般而言，对于相同电流密度和相对的寄生电容值，NM0S设备比PM0S设备具有更 高的跨导。结果，NM0S设备是可取的，作为放大器中的增益设备。虽然也可以使用PM0S设 备，PM0S设备更经常用作无源设备，诸如用于偏置NM0S增益设备的电流源。在65nmLP处理 中，PM0S设备具有稍低的固有增益6. 6对7. 5,因为其对应的NM0S和其跨导是大约低50%。
[0008] 为了增加多级的固有增益，PM0S电流源的输出阻抗相对于NM0S设备是很高的。15 千欧的输出阻抗可减少10%的NM0S增益。如果使用单一设备，则PM0S固有增益将需要是 51，这将需要过于大的栅极长度和相关设备寄生电容。因此，PM0S电流源可以被串接。如 果期望留在处理的电源轨内，则输出摆动会受到严重损害。为了克服这个问题，放大器的电 流源通常串接，并从供给大于该处理的电源轨操作。然而，这导致增加功率并产生如下不希 望的挑战：在在启动，关机，过载条件下确保所有设备留在他们的操作击穿电压中。
[0009] 现有设计也使用扩展的电源电压到共源共栅设备，校准和杂项增益增强技术。虽 然后两者对于细线CMOS MDAC放大器的设计是可取的，其中，设备的内在增益都很小，使用 扩展的电源电压增加功率并降低了可靠性。因此，需要可实现足够的开环增益并同时仍然 保持闭环带宽的放大器。

【专利附图】

【附图说明】
[0010] 图1示出了根据本发明的示例实施例的级联三级放大器的方框图。
[0011] 图2示出了根据本发明的示例实施例的级联三级放大器的电路图。
[0012] 图3示出了根据本发明的示例实施例的放大信号的方法。
[0013] 图4示出了根据本发明的示例实施例的放大级的结构的电路图。
[0014] 图5示出了根据本发明的示例实施例的前置放大器级结构的电路图。

【具体实施方式】
[0015] 本发明的实施例提供了包括具有一对第一晶体管的前置放大器级、具有一对第二 晶体管的跨导（gm)放大器级，以及具有一对第三晶体管的积分放大器级的级联放大器，第 一晶体管的每个具有耦合到第一输入端电压的第一栅极端子，第二晶体管的每个具有耦合 到所述第一晶体管之一的漏极端子的第二栅极端子，所述第三晶体管的每个具有耦合到所 述第二晶体管之一的漏极节点的第三栅极端子，第三晶体管的每个具有耦合到输出电压的 漏极端子。
[0016] 图1示出了根据本发明示例实施例的放大器100的框图。放大器100可以具有三 级，包括前置放大器级SI\、跨导（gm)级ST 2和积分器级ST3。前置放大器级SI\可以接收耦 合到前置放大器110的差分输入电压（Vi，Vin)。gm级ST 2可包括g m级放大器120,以及积 分器级31'3可以包括放大器130以及电容器140和阻抗器150以产生差分电压输出端（Vo， Von)。另外，具有放大器160的反馈回路也可以包括在电压输出和gm级ST2的输入之间。
[0017] 在一实施例中，前置放大器级SI\可以具有4. 5的增益，则gm级ST2可具有介于7 和无穷大(例如，名义上70)之间的增益，以及积分器级ST 3可以具有增益7。总体上，放大 器100的示例性实施方式具有2200或67分贝的标称开环增益。如下面将要描述的，每级 可以具有类似的结构，前置放大器级SI\略微不同。
[0018] 图2示出了根据本发明示例实施例的放大器200的电路图。放大器200可以具有 三级，包括前置放大器级SI\，gm级ST 2和积分器级ST3。前置放大器级SI\可以接收耦合 到前置放大器级晶体管210A、210B的电压输入（Vi，Vin)。gm级ST 2可能包括gm级晶体管 220A、220B，以及集成级ST3包括晶体管230A、230B，电容240A、240B和阻抗器250A、250B， 以产生电压输出（Vo, Von)。
[0019] 放大器200的输入端可被提供给前置放大器级晶体管210A、210B的栅极作为电压 输入（Vi，Vin)，以及输出耦合到gm级晶体管220A、220B。前置放大器晶体管210A、210B驱 动gm级晶体管220A、220B，以及gm级晶体管220A、220B的漏极可以耦合到积分器级晶体管 230A、230B的输入。积分器级晶体管230A、230B通过电容器240和电阻250耦合到gm级晶 体管220A、220B，以产生电压输出（Vo, Von)。前置放大器级晶体管210A、210B的固有增益 也可以通过放置电阻或三极管设备并联它们的输出进行调整。
[0020] 前置放大器级SI\的增益直接关系到放大器100的频率响应。如下给出放大器100 的频率响应（即，闭环传递函数）：
[0021 ] vi | s C c/( feed back-g a i η * g m * A p re) | (sTb b + ? ) ( sTp「e + 1 )
[0022] 应当从频率响应理解，gm级ST2所需的跨导gm可以通过前置放大器级SI\的增益 减小。如果前置放大器级SI\的增益为N，则gm级ST 2的大小可以降低N。
[0023] 在操作中，gm级51~2可以卸载前置放大器级SI\的输出，也增加了前置放大器级的 晶体管210的带宽。此外，gm级ST2可以驱动积分器级ST3的输入，以增加其随频率的环路 增益（即，增加非主极点的宽带)。因此，前置放大器级增益Apre的增加降低了前置放大器 级晶体管210A、210B的输出负载，也降低了积分器级晶体管230A、230B的输入负载。闭环 时间常数是前置放大器级的增益Apre的函数。
[0024] 在某些情况下，前置放大器增益Apre可被设定为前置放大级晶体管210的固有增 益的大约一半或更多。在这些情况下，gm级到积分级的输出负载是可以忽略的，并且可以 被忽略。积分宽带时间常数Tbb可由于增加的积分级闭环反馈和略微降低的负荷而减小。
[0025] 放大器200的频率响应也是与前置放大器晶体管210的输出阻抗和220的输入负 载相关联的前置放大器时间常数Tpre的的函数。在某些情况下，可类似于现有的两级级联 放大器，希望保持RMS时间常数。当试图模仿两级放大器时，可以相应地设置前置放大器时 间常数Tpre。
[0026] 因此，提供一种改进的三级级联放大器。该示例放大器100提供足够的开环增益 和闭环带宽。此外，放大器100对于给定处理在供应电压限制内操作(例如，对于65nmLP CMOS工艺的1. 2V伏电源)。其它优点包括增加 gm级输出摆幅和对处理、供应和温度变化的 较低灵敏度。相比现有的两级放大器，开环增益仅轻微减少，但频率特性得以维持。该示例 放大器结构并不限于任何特定的CMOS技术。
[0027] 图3示出了根据本发明示例实施例的放大信号的方法。
[0028] 在301中，前置放大器级晶体管210A、210B可以接收电压输入（Vi，Vin)。当电压输 入（Vi，Vin)由前置放大器级SI\放大时，输入幅度可以增加 N倍，前置放大级晶体管210A、 210B的增益可以通过增加阻抗器或三极管设备并联其输出进行调整。
[0029] 在302中，gm级晶体管220A、220B卸载前置放大器级晶体管210。由于前置放大 器级的增益为N，则gm级的增益可以降低N。如上面所讨论的，三级放大系统200的频率响 应示出了：gm级所需的跨导可以由前置放大器级晶体管210A、210B的增益减小。
[0030] 在303,积分器级晶体管230A、230B从gm级晶体管220A、220B通过电容器240和 电阻250接收电流，来产生输出电压（Vo, Von)。
[0031] 图4示出了根据本发明示例实施例的放大级结构400的电路图。可替换的结构示 于图4 (B)。放大器级电路400可以包括两对输入晶体管410和420,以及430和440。每 对的第一晶体管(例如，晶体管410和430)可提供导电通路到第一电源电压V DD。每一对的 第二晶体管(例如，晶体管420和440)可提供导电通路到地。每个晶体管对的栅极端子被 奉禹合到输入端Vi、Vin，以及和漏极端子被f禹合到输出端子Von、Vo。
[0032] 图4A所示的放大器400A被偏置在电压和地之间。尽管图4B中所示的放大器是 相似的，放大器400B还包括耦合到偏置电压Vbias460的电流源晶体管450,以向放大器提 供偏置电流。可替换地，偏置电压也可以被提供并耦合至V DD。在另一替代方案中，NM0S电 流源可以通过NM0S设备的源极偏置放大器，以及PM0S设备可以耦合到V DD。
[0033] 图5示出了根据本发明示例实施例的前置放大器级结构500的电路图。前置放大 器级电路500可以包括两对输入晶体管510和520,以及530和540。每对的第一晶体管(例 如，晶体管510和530)可提供导电通路到第一电源电压V DD。每对（即，晶体管520和540) 的第二晶体管可以提供导电通路到负电源电压Vss(例如，-IV)。每个晶体管对的栅极端子 被奉禹合到输入端Vi、Vin，以及漏极端子被f禹合到输出端子Von、Vo。
[0034] 在前置放大级500中，每个输出端子Von、Vo被耦合到共模组晶体管570和共模阻 抗设备580以及增益阻抗设备585。例如，阻抗设备580A、580B可以是阻抗器或开关电容 器。在另一个示例中，阻抗设备585A、585B可以是电阻器或三极管装置。
[0035] 该前置放大级500还包括分别耦合到偏置电压VbiasA560A和VbiasB560的电流 源晶体管550A、550B，以向放大器提供偏置电流。和放大器级400B类似，前置放大器级500 的替代实现方式可以被实现。例如，偏置电压也可以被提供并耦合至V DD。在另一替代方案 中，NM0S电流源可以通过NM0S设备的源极偏置放大器，以及PM0S设备可以耦合到V DD。
[0036] 对于本领域技术人员明显的是：进行各种修改和变化可以用于输入电流消除方案 中，用于本发明的快速信道切换模拟到数字转换器，而不脱离本发明的精神或范围。因此， 意图是本发明覆盖本发明的修改和变化，只要它们在所附权利要求及其等同物的范围之 内。
【权利要求】
1. 一种级联放大器，包括： 具有一对第一晶体管的前置放大器级，第一晶体管的每个耦合到第一输入端电压的第 一栅极端子； 具有一对第二晶体管的跨导（gm)放大级，第二晶体管的每个具有耦合到所述第一晶体 管之一的漏极端子的第二栅极端子，以及 具有一对第三晶体管的积分放大器级，第三晶体管的每个具有耦合到所述第二晶体管 之一的漏极节点的第三栅极端子，第三晶体管的每个具有耦合到输出电压的漏极端子。
2. 根据权利要求1所述的级联放大器，其中，所述第一晶体管的第一源端被耦合，作为 差分对放大器。
3. 根据权利要求1所述的级联放大器，其中，所述第二晶体管的第二源极被耦合，作为 差分对放大器。
4. 根据权利要求1所述的级联放大器，其中，所述第二晶体管的第三源极被耦合，作为 差分对放大器。
5. 根据权利要求1所述的级联放大器，其中，积分电容器被设置在每个所述第三晶体 管的栅极和漏极节点之间。
6. 根据权利要求5所述的级联放大器，其中，所述该积分电容器的值确定放大器的闭 环带宽。
7. 根据权利要求1所述的级联放大器，其中，gm级的跨导根据前置放大级的增益增加 的。
8. 根据权利要求1所述的级联放大器，其中，所述前置放大器级的增益乘以跨导（gm) 级乘以由积分器级的积分电容值被控制，以便控制放大器的闭环带宽。
9. 根据权利要求1所述的级联放大器，其中，所述前置放大器级的增益乘以gm级的增 益乘以积分器级的增益提高了放大器的开环增益。
10. 根据权利要求1所述的级联放大器，进一步包括并行连接所述前置放大器级的所 述第一晶体管的漏极端子的电阻或三极管设备，以控制增益。
11. 根据权利要求1所述的级联放大器，其中，所述第一、第二和第三晶体管是NMOS晶 体管。
12. 根据权利要求1所述的级联放大器，其中，所述第一、第二和第三晶体管是PMOS晶 体管。
13. -种放大器，包括： 具有一对第一晶体管的第一级，第一晶体管的每个具有耦合到第一输入端电压的第一 栅极端子； 具有一对第二晶体管的第二级，第二晶体管的每个具有耦合到所述第一晶体管之一的 漏极端子的第二栅极端子，以及 具有一对第三晶体管的第三级，第三晶体管的每个具有耦合到所述第二晶体管的漏极 节点的第三栅极端子，每个第三晶体管具有耦合到输出电压的漏极端子。
14. 一种差分放大器，包括： 一对第一晶体管，每个第一晶体管被耦合到第一共源极节点并被耦合到不同的栅极和 输出节点，以及 一对第二晶体管，每个第二晶体管都都和到第二公共源节点和不同的栅极和输出节 点， 其中，至少所述第一晶体管之一和第二晶体管之一具有共同的输出节点。
15. 根据权利要求11所述的差分放大器，其中，所述第一晶体管是PMOS晶体管。
16. 根据权利要求11所述的差分放大器，其中，所述第二晶体管是NMOS晶体管。根据 权利要求11所述的差分放大器，进一步包括耦合到所述第一共源极节点的偏置电流供给。
17. 根据权利要求11所述的差分放大器，进一步包括耦合到所述第一和第二共源节点 的偏置电流供给。
【文档编号】H03F3/45GK104052419SQ201410094192
【公开日】2014年9月17日 申请日期:2014年3月14日 优先权日:2013年3月15日
【发明者】F·M·莫敦 申请人:美国亚德诺半导体公司