一种检测时钟源故障的电路的制作方法
【专利摘要】本发明公开了一种检测时钟源故障的装置，包括处理器，处理器具有输入端和输出端，输入端用于与所述时钟源相连，时钟源用于产生低频脉冲信号；输出端用于输出指示信号；处理器用于锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号；并在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，第一指示信号用于指示所述低频脉冲信号发生丢失；若否，输出第二指示信号，第二指示信号用于指示所述低频脉冲信号未发生丢失；其中，所述计时周期大于等于所述低频脉冲信号的时钟周期，由此可见，本发明通过确定低频脉冲信号是否发生丢失，实现了对时钟源是否发生故障的检测。
【专利说明】一种检测时钟源故障的电路
【技术领域】
[0001]本发明涉及电力自动化【技术领域】，更具体的说是涉及一种检测时钟源故障的电路。
【背景技术】
[0002]在电力自动化【技术领域】中，通信设备与通信设备之间一般通过脉冲信号进行信息的传递，对于某一通信设备而言，一般具有多个时钟源，若当前所使用的时钟源发生故障时，可以切换到备份的另一个时钟源上。
[0003]由上述描述可知，当前所使用的时钟源是否发生故障，成为通信设备正常工作的重要问题，因此，如何对时钟源进行检测，以保证其使用性能为本领域的技术人员迫切需要解决的技术问题。
【发明内容】
[0004]有鉴于此，本发明提供一种检测时钟源故障的电路，以实现对当前所使用的时钟源是否发生故障进行检测。
[0005]为实现上述目的，本发明提供如下技术方案:
[0006]一种检测时钟源故障的装置，包括处理器，所述处理器具有输入端和输出端，所述输入端用于与所述时钟源相连，所述时钟源用于产生低频脉冲信号；所述输出端用于输出指示信号；
[0007]所述处理器用于锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号；并在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失;
[0008]其中，所述计时周期大于等于所述低频脉冲信号的时钟周期。
[0009]优选的，所述处理器用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号；若否，输出第二指示信号，具体为，
[0010]所述处理器用于比较所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，生成第一信号；在计时周期内，确定到所述第一信号为用于表征过所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，生成第三信号；确定到所述第一信号为用于一直表征所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，生成第二信号；并依据所述第二信号输出第一指示信号，依据所述第三信号输出第二指示信号。
[0011]优选的，所述处理器用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号；若否，输出第二指示信号，具体为:
[0012]所述处理器用于比较所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，生成第一信号；在计时周期内，检测所述第一信号是否一直与预设的标准信号相同，所述标准信号为表征所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号相同的信号；
[0013]若是，输出第一指示信号；若否，输出第二指示信号。
[0014]优选的，所述处理器输出第一指示信号具体为:
[0015]所述处理器在所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号持续相同的时间达到预设时间时，输出第一指示信号。
[0016]优选的，
[0017]当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为低电平?目号;
[0018]当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为高电平?目号;
[0019]所述标准信号为低电平信号；
[0020]或，当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为闻电平/[目号；
[0021]当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为低电平?目号;`
[0022]所述标准信号为高电平信号。
[0023]一种检测时钟源故障的装置，所述时钟源用于产生低频脉冲信号，该装置包括:
[0024]用于循环计时的第一计时器，所述第一计时器的计时周期大于等于所述低频脉冲信号的时钟周期；
[0025]分别与所述时钟源和所述第一计时器相连的第一寄存器，所述第一寄存器用于锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号；
[0026]分别与所述时钟源、所述第一计时器和所述第一寄存器相连的检测单元；
[0027]其中，所述检测单元用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失。
[0028]优选的,所述检测单元包括:
[0029]第一输入端与所述时钟源相连，第二输入端与所述第一寄存器相连的逻辑电路，所述逻辑电路用于比较所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，输出第一信号；
[0030]分别与逻辑电路的输出端、所述第一计时器相连的第二寄存器，所述第二寄存器的输出信号在每一计时周期开始计时点时置为第二信号；
[0031]所述第二寄存器用于在计时周期内，记录到所述逻辑电路输出的第一信号为用于表征过所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，输出第三信号；记录到所述逻辑电路输出的第一信号为用于一直表征所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，保持输出第二信号；
[0032]分别与所述第一计时器和所述第二寄存器相连的第三寄存器，用于在每一计时周期的开始计时点锁存所述第二寄存器输出的信号，并在所锁存的信号为第二信号时，输出第一指示信号，在所锁存的信号为第三信号时，输出第二指示信号。
[0033]优选的，还包括与所述检测单元的相连的第二计时器；
[0034]所述第二计时器用于在所述检测单元输出第一指示信号时，开始计时；
[0035] 在所述检测单元输出第二指示信号时，清零。
[0036]优选的，所述逻辑电路为异或门逻辑电路；
[0037]当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为低电平?目号;
[0038]当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为高电平?目号;
[0039]所述第二信号为高电平信号；所述第三信号为低电平信号；
[0040]或，所述逻辑电路为同或门逻辑电路；
[0041]当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为高电平?目号;
[0042]当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为低电平?目号;
[0043]所述第二信号为低电平信号；所述第三信号为高电平信号。
[0044]经由上述的技术方案可知，与现有技术相比，本发明实施例公开了一种检测时钟源故障的装置，包括处理器，该处理器的输入端用于与时钟源相连，输出端用于输出指示信号，通过锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号；并在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失，当低频脉冲信号发生丢失时，可以确认时钟源发生了故障；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失，当低频脉冲信号未发生丢失时，则可以确认时钟源未发生故障，由此可见，本发明通过确定低频脉冲信号是否发生丢失，实现了对时钟源是否发生故障的检测。
【专利附图】
【附图说明】
[0045]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0046]图1为本发明实施例公开的一种检测时钟源故障的装置的一个实施例的结构示意图；
[0047]图2为本发明实施例公开的另一种检测时钟源故障的装置的一个实施例的结构示意图；
[0048]图3为本发明实施例公开的另一种检测时钟源故障的装置的另一个实施例的结构示意图；
[0049]图4为本发明实施例公开的另一种检测时钟源故障的装置的又一个实施例的结构示意图。
【具体实施方式】
[0050]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0051]本发明实施例公开了一种检测时钟源故障的装置，如图1所示，该装置可以包括处理器100，该处理器具有输入端101和输出端102，其中:
[0052]处理器100的输入端101用于与时钟源相连，该时钟源为通信设备的当前时钟源，用于产生低频脉冲信号；本发明并不对低频脉冲信号的时钟频率进行限定，例如，低频脉冲信号可以为秒脉冲信号。
[0053]处理器100的输出端100用于输出指示信号，该指示信号能够指示时钟源所产生的低频脉冲信号是否发生丢失。
[0054]具体的，该处理器用于锁存每一计时周期开始计时点的时钟源产生的低频脉冲信号;
[0055]其中，该处理器可以循环计时，计时周期大于等于低频脉冲信号的时钟周期，需要说明的是，该计时周期可以为该时钟源的时钟周期与允许该时钟源产生的最大频偏之和，具体可以根据实际情况设定，本发明并不进行限定。
[0056]例如，低频脉冲信号的时钟周期为I秒，允许该时钟源产生的最大频偏为时钟周期的百分之十，那么，该计时周期则为1.1秒。
[0057]该处理器用于锁存每一计时周期开始计时点的时钟源产生的低频脉冲信号后，可以在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号；若否，输出第二指示信号；
[0058]需要说明的是，时钟源在正常工作状态下，即在未发生故障的情况下，不会丢失低频脉冲信号，即在每一时钟周期内时钟源均会产生低电平脉冲信号和高电平脉冲信号；那么，当前低频脉冲信号并不会一直与所锁存的低频脉冲信号相同，还会存在与所锁存的低频脉冲信号不同的情况。
[0059]例如，在某一时钟周期内，所锁存的低频脉冲信号为低电平脉冲信号，而在该时钟周期内，时钟源所产生的当前低频脉冲信号先为低电平脉冲信号后为高电脉冲信号。
[0060]而时钟源在非正常工作状态下，即在发生故障的情况下，则会丢失某些低频脉冲信号，即在某些时钟周期内时钟源可能仅产生低电平脉冲信号或仅产生高电平脉冲信号，在这种情况下，当前低频脉冲信号会一直与所锁存的低频脉冲信号相同。
[0061 ] 例如，在某一时钟周期内，所锁存的低频脉冲信号为低电平脉冲信号，而在该时钟周期内，时钟源所产生的当前低频脉冲信号一直为低电平脉冲信号。
[0062]因此，处理器可以通过在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同，来确定时钟源所产生的低频脉冲信号是否发生丢失。[0063]其中，第一指示信号用于指示低频脉冲信号发生丢失，而第二指示信号用于指示低频脉冲信号未发生丢失。
[0064]在本发明实施例中，检测时钟源故障的装置可以包括处理器，该处理器的输入端用于与时钟源相连，输出端用于输出指示信号，通过锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号；并在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失，当低频脉冲信号发生丢失时，可以确认时钟源发生了故障；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失，当低频脉冲信号未发生丢失时，则可以确认时钟源未发生故障，由此可见，本发明通过确定低频脉冲信号是否发生丢失，实现了对时钟源是否发生故障的检测。
[0065]在本发明中，处理器用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同的具体实现方式有多种；
[0066]作为一种实现方式:
[0067]处理器可以用于比较时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，生成第一信号；
[0068]其中，第一信号为用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同的信号，具体实现方式并没有限定；
[0069]例如，第一信号为低电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为高电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号不同；
[0070]或者，第一信号为高电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为低电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号不同。
[0071]当处理器确定到第一信号为用于表征过当前低频脉冲信号与所锁存的低频脉冲信号不同时，生成第三信号，并可以依据第三信号输出第二指示信号；
[0072]需要说明的是，时钟源在正常工作状态下，即未发生故障情况下，时钟源在每一时钟周期均会产生高电平脉冲信号和低电平脉冲信号。也就是说，若时钟源未丢失低频脉冲信号，则可以确定在计时周期内第一信号是发生变化的，即第一信号不仅表征过当前低频脉冲信号与所锁存的低频脉冲信号相同，还表征过当前低频脉冲信号与所锁存的低频脉冲信号不同。因此，只要处理器确定第一信号为用于表征过当前低频脉冲信号与所锁存的低频脉冲信号不同时，则生成第三信号；并依据该第三信号输出第二指示信号，以指示低频脉冲信号未发生丢失。
[0073]当处理器确定到第一信号为用于一直表征过当前低频脉冲信号与所锁存的低频脉冲信号相同时，生成第二信号，并可以依据第二信号输出第一指示信号；
[0074]需要说明的是，时钟源在非正常工作状态，即发生故障情况下，时钟源在某些时钟周期会仅产生高电平脉冲信号或低电平脉冲信号。也就是说，若时钟源产生的低频脉冲信号发生丢失，则可以确定在计时周期内第一信号是未发生变化的，即第一信号为用于一直表征当前低频脉冲信号与所锁存的低频脉冲信号相同。因此，处理器在确定第一信号为用于一直表征当前低频脉冲信号与所锁存的低频脉冲信号相同时，则生成第二信号；并依据该第二信号输出第一指示信号，以指示低频脉冲信号发生丢失。
[0075]作为另一种实现方式:
[0076]处理器可以用于比较时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，生成第一信号；并在计时周期内，检测第一信号是否一直与预设的标准信号相同；
[0077]其中，处理器预设有标准信号，该标准信号为表征所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号相同的信号，具体的实现方式并没有限定；
[0078]例如，第一信号为低电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为高电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号不同；相应的，预设的标准信号则为低电平信号；
[0079]或者，第一信号为高电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为低电平信号时，用于表征时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号不同；相应的，预设的标准信号则为高电平信号。
[0080]当处理器在在计时周期内检测到第一信号一直与预设的标准信号相同时，则输出第一指示信号，以指示低频脉冲信号发生丢失；当检测到第一信号并不是一直与预设的标准信号相同时，例如，可以第一信号与预设的标准信号可以先相同，后不同，则输出第二指示信号，以指示低频脉冲信号未发生丢失。
[0081]在实际应用中，检测时钟源故障装置对不同的低频脉冲信号的敏感度可能不同，因此，在本发明中，处理器确定低频脉冲信号是否发生丢失的标准也不同；
[0082]当检测时钟源故障装置对低频脉冲信号敏感度高时，处理器可以在每一计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同，若是，则输出第一指示信号；若否，则输出第二指示信号；
[0083]在上述方式中，处理器只要确定在某一计时周期内，低频脉冲信号一直与所锁存的低频脉冲信号相同，则确定低频脉冲信号发生了丢失，此时，输出第一指示信号；
[0084]为了便于理解，以一实例进行说明，假设在某一计时周期开始计时点，处理器锁存低电平脉冲信号；并在该计时周期内，时钟源产生的当前低频脉冲信号一直为低电平脉冲信号，那么，可以确定低频脉冲信号发生了丢失，此时输出第一指示信号；而若在该计时周期内，时钟源产生的当前低频脉冲信号先为低电平脉冲信号后为高电平脉冲信号，那么，可以确定低频脉冲信号在该计时周期内未发生丢失，此时，输出第二指示信号。
[0085]当检测时钟源故障装置对低频脉冲信号敏感度低时，处理器可以在时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号持续相同的时间达到预设时间时，输出第一指示信号；否则，输出第二指示信号。
[0086]具体的，处理器在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，则开始计时，而当计时时间达到预设时间时，输出第一指示信号；若否，则对计时时间进行清零，并输出第二指示信号。
[0087]其中，预设时间可以根据实际情况进行设定，本发明并没有具体限定，例如，计时周期为1.1秒时，预设时间可以为10秒。
[0088]例如，处理器在某一计时周期内，检测到时钟源产生的当前低频脉冲信号一直与在该计时周期开始计时点所锁存的低频脉冲信号相同时，则开始计时；而在此后多个连续的计时周期内，均检测到时钟源产生的当前低频脉冲信号一直与相应计时周期开始计时点所锁存的低频脉冲信号相同，那么持续计时，当确定计时时间达到预设时间时，输出第一指示信号；而在计时时间未达到预设时间前，若在某一计时周期内，检测到时钟源产生的当前低频脉冲信号未一直与相应计时周期内开始计时点所锁存的低频脉冲信号相同时，那么，则对计时时间进行清零，并输出第二指示信号。
[0089]本发明还公开了另一种检测时钟源故障的装置，其中，该时钟源为通信设备的当前时钟源，用于产生低频脉冲信号，本发明并不对低频脉冲信号的时钟频率进行限定，例如，低频脉冲信号可以为秒脉冲信号。
[0090]如图2所示，该装置可以包括:第一计时器200、第一寄存器300、检测单元400，其中:
[0091]第一计时器200用于循环计时，其中，第一计时器的计时周期大于等于所述低频脉冲信号的时钟周期；需要说明的是，该计时周期具体可以为该时钟源的时钟周期与允许该时钟源产生的最大频偏之和，具体可以根据实际情况设定，本发明并不进行限定。
[0092]例如，低频脉冲信号的时钟周期为I秒，允许该时钟源产生的最大频偏为时钟周期的百分之十，那么，该计时周期则为1.1秒。
[0093]第一寄存器300分别与第一计时器200以及时钟源相连，第一寄存器用于锁存每一计时周期开始计时点的时钟源产生的低频脉冲信号；也就是说，第一寄存器在第一计时器的每一计时周期的开始计时点锁存时钟源产生的低频脉冲信号。
[0094]检测单元400分别与第一计时器200、第一寄存器300以及时钟源相连；
[0095]其中，第一寄存器锁存时钟源产生的低频脉冲信号后，会将所锁存的低频脉冲信号发送给检测单元；而检测单元用于在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号；若否，输出第二指示信号。
[0096]需要说明的是，时钟源在正常工作状态下，即在未发生故障的情况下，不会丢失低频脉冲信号，即时钟源在每一时钟周期内均会产生低电平脉冲信号和高电平脉冲信号；那么，当前低频脉冲信号并不会一直与所锁存的低频脉冲信号相同，还会存在与所锁存的低频脉冲信号不同的情况。
[0097]例如，在某一时钟周期内，所锁存的低频脉冲信号为低电平脉冲信号，而在该时钟周期内，时钟源所产生的当前低频脉冲信号先为低电平脉冲信号后为高电脉冲信号。
[0098]而时钟源在非正常工作状态下，即在发生故障的情况下，会丢失某些低频脉冲信号，即时钟源在某些时钟周期内可能仅产生低电平脉冲信号或仅产生高电平脉冲信号，在这种情况下，当前低频脉冲信号会一直与所锁存的低频脉冲信号相同。
[0099]例如，在某一时钟周期内，所锁存的低频脉冲信号为低电平脉冲信号，而在该时钟周期内，时钟源所产生的当前低频脉冲信号一直为低电平脉冲信号。
[0100]因此，检测单元可以通过在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同，来确定时钟源所产生的低频脉冲信号是否发生丢失。
[0101]其中，第一指示信号用于指示低频脉冲信号发生丢失，而第二指示信号用于指示低频脉冲信号未发生丢失。[0102]在本发明实施例中，检测时钟源故障的装置可以包括第一寄存器、第一计时器以及检测单元，第一计时器用于循环计时，第一寄存器用于锁存每一计时周期开始计时点的时钟源产生的低频脉冲信号；检测单元用于在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失，当低频脉冲信号发生丢失时，可以确认时钟源发生了故障；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失，当低频脉冲信号未发生丢失时，则可以确认时钟源未发生故障，由此可见，本发明通过确定低频脉冲信号是否发生丢失，实现了对时钟源是否发生故障的检测。
[0103]本发明另一实施例还提供了一种检测时钟源故障的装置，如图3所示，该装置可以包括第一计时器200、第一寄存器300以及检测单元400 ;检测单元400包括逻辑电路401、第二寄存器402、第三寄存器403 ;其中:
[0104]第一计时器200用于循环计时，其中，第一计时器的计时周期大于等于所述低频脉冲信号的时钟周期；需要说明的是，该计时周期具体可以为该时钟源的时钟周期与允许该时钟源产生的最大频偏之和，具体可以根据实际情况设定，本发明并不进行限定。
[0105]第一寄存器300分别与第一计时器200以及时钟源相连，第一寄存器用于锁存每一计时周期开始计时点的时钟源产生的低频脉冲信号；也就是说，第一寄存器在第一计时器的每一计时周期的开始计时点锁存时钟源产生的低频脉冲信号。
[0106]逻辑电路401的第一输入端与时钟源相连,第二输入端与第一寄存器300相连；该逻辑电路用于比较时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，输出第一信号；
[0107]其中，该逻辑电路的具体实现形式并没有限定，例如，可以为异或门逻辑电路或同或门逻辑电路；
[0108]若逻辑电路为异或门逻辑电路，那么，当异或门逻辑电路比较当前低频脉冲信号与所锁存的低频脉冲信号相同时，输出的第一信号为低电平信号；当异或门逻辑电路比较当前低频脉冲信号与所锁存的低频脉冲信号不同时，输出的第一信号为高电平信号；
[0109]若逻辑电路为同或门逻辑电路，那么，当同或门逻辑电路比较当前低频脉冲信号与所锁存的低频脉冲信号相同时，输出的第一信号为高电平信号；当同或门逻辑电路比较当前低频脉冲信号与所锁存的低频脉冲信号不同时，输出的第一信号为低电平信号。
[0110]第二寄存器402分别与逻辑电路的输出端、第一计时器相连；
[0111]该第二寄存器的输出信号在每一计时周期开始计时点置为第二信号；
[0112]其中，第二寄存器用于在计时周期内，记录到逻辑电路输出的第一信号为用于表征过当前低频脉冲信号与所锁存的低频脉冲信号不同时，输出第三信号；记录到逻辑电路输出的第一信号为用于一直表征所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，保持输出第二信号；
[0113]其中，第二信号和第三信号的具体实现形式本发明并不做限定，可以根据实际情况进行设定；
[0114]例如，若第一信号为低电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为高电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号不同；那么，第二信号可以为高电平信号，第三信号可以为低电平信号；[0115]或者，若第一信号为高电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为低电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号不同；那么，第二信号可以为低电平信号，第三信号可以为高电平信号。
[0116]需要说明的是，时钟源在正常工作状态下，即未发生故障情况下，时钟源在每一时钟周期均会产生高电平脉冲信号和低电平脉冲信号；那么，当前低频脉冲信号并不会一直与所锁存的低频脉冲信号相同，还会存在与所锁存的低频脉冲信号不同的情况。在这种情况下，逻辑电路输出的第一信号是发生变化的，即第一信号不仅表征过当前低频脉冲信号与所锁存的低频脉冲信号相同，还表征过当前低频脉冲信号与所锁存的低频脉冲信号不同。因此，第二寄存器在记录到第一信号为用于表征过当前低频脉冲信号与所锁存的低频脉冲信号不同时，贝1J输出第三信号。
[0117]例如，若第一信号为低电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为高电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号不同；那么，当第二寄存器记录到第一信号为过高电平信号时，则输出第三信号。
[0118]需要说明的是，时钟源在非正常工作状态，即发生故障情况下，时钟源在某些时钟周期会仅产生高电平脉冲信号或低电平脉冲信号，那么，当前低频脉冲信号会一直与所锁存的低频脉冲信号相同。在这种情况下，逻辑电路输出的第一信号是不发生变化的，即第一信号为用于一直表征当前低频脉冲信号与所锁存的低频脉冲信号相同。因此，第二寄存器在记录到第一信号为用于一直表征当前低频脉冲信号与所锁存的低频脉冲信号相同时，保持输出第二信号。
[0119]例如，若第一信号为低电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号相同；第一信号为高电平信号时，用于表征当前低频脉冲信号与所锁存的低频脉冲信号不同；那么，当第二寄存器记录到第一信号一直为低电平信号时，则保持输出第二信号。
[0120]第三寄存器403分别与第二寄存器402以及第一计时器200相连；
[0121]其中，第三寄存器用于在每一计时周期的开始计时点锁存第二寄存器输出的信号，并在所锁存的信号为第二信号时，输出第一指示信号，以指示低频脉冲信号发生了丢失；在所锁存的信号为第三信号时，输出第二指示信号，以指示低频脉冲信号未发生丢失。
[0122]需注意的是，寄存器在跳变时存在延迟，因此，即便第二寄存器在计时周期的开始计时点由第三信号置为第二信号，第三寄存器也可以在计时周期的开始计时点锁存到第三信号。
[0123]在实际应用中，检测时钟源故障装置对不同的低频脉冲信号的敏感度可能不同，因此，在本发明中，确定低频脉冲信号是否发生丢失的标准也不同；
[0124]当检测时钟源故障装置对低频脉冲信号敏感度高时，通过检测单元输出第一指示信号或者第二指示信号则可确定低频脉冲信号是否发生丢失。
[0125]当检测时钟源故障装置对低频脉冲信号敏感度低时，该装置还可以包括第二计时器，如图4所示，该装置可以包括:第一计时器200、第一寄存器300、检测单元400、第二计时器500，其中:
[0126]第一计时器200用于循环计时。
[0127]第一寄存器300分别与第一计时器200以及时钟源相连，第一寄存器用于锁存每一计时周期开始计时点的时钟源产生的低频脉冲信号；
[0128]检测单元400分别与第一计时器200、第一寄存器300以及时钟源相连；
[0129]其中，第一寄存器锁存时钟源产生的低频脉冲信号后，会将所锁存的低频脉冲信号发送给检测单元；而检测单元用于在计时周期内，检测时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号；若否，输出第二指示信号;
[0130]第二计时器500与检测单元400相连；
[0131]其中，第二计时器用于在检测单元输出第一指示信号时，开始计时；
[0132]在检测单元输出第二指示信号时，清零。
[0133]需要说明的是，图3所对应的装置也可以包括第二计时器，那么，第二计时器可以与第三寄存器相连,用于在第三寄存器输出第一指不信号时,开始计时，在第三寄存器输出第二指示信号时，清零。
[0134]具体的，第二计时器在检测单元输出第一指示信号时开始计时，若检测单元连续多个计时周期一直输出第一指示信号，那么，该第二计时器会持续计时，当计时时间达到预设时间时，则可以认定低频脉冲信号发生了丢失，进而可以确定时钟源发生故障。
[0135]而在第二计时时间在未达到预设时间前，若在某一计时周期内，检测单元输出第二指示信号，那么第二计时器清零，此时，可以认定低频脉冲信号未发生丢失，进而可以确定时钟源未发生故障。
[0136]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0137]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种检测时钟源故障的装置，其特征在于，包括处理器，所述处理器具有输入端和输出端，所述输入端用于与所述时钟源相连，所述时钟源用于产生低频脉冲信号；所述输出端用于输出指示信号；所述处理器用于锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号；并在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失；其中，所述计时周期大于等于所述低频脉冲信号的时钟周期。
2.根据权利要求1所述的装置，其特征在于，所述处理器用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号；若否，输出第二指示信号，具体为， 所述处理器用于比较所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，生成第一信号；在计时周期内，确定到所述第一信号为用于表征过所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，生成第三信号；确定到所述第一信号为用于一直表征所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，生成第二信号；并依据所述第二信号输出第一指示信号，依据所述第三信号输出第二指示信号。
3.根据权利要求1所述的装置，其特征在于，所述处理器用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号；若否，输出第二指示信号，具体为: 所述处理器用于比较所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，生成第一信号；在计时周期内，检测所述第一信号是否一直与预设的标准信号相同，所述标准信号为表征所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号相同的信号； 若是，输出第一指示信号；若否 ，输出第二指示信号。
4.根据权利要求1~3任一项所述的装置，其特征在于，所述处理器输出第一指示信号具体为: 所述处理器在所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号持续相同的时间达到预设时间时，输出第一指示信号。
5.根据权利要求3所述的装置，其特征在于， 当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为低电平信号; 当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为高电平信号; 所述标准信号为低电平信号； 或，当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为高电平?目号; 当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为低电平信号; 所述标准信号为高电平信号。
6.一种检测时钟源故障的装置，其特征在于，所述时钟源用于产生低频脉冲信号，该装置包括: 用于循环计时的第一计时器，所述第一计时器的计时周期大于等于所述低频脉冲信号的时钟周期； 分别与所述时钟源和所述第一计时器相连的第一寄存器，所述第一寄存器用于锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号； 分别与所述时钟源、所述第一计时器和所述第一寄存器相连的检测单元； 其中，所述检测单元用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失。
7.根据权利要求6所述的装置，其特征在于，所述检测单元包括: 第一输入端与所述时钟源相连，第二输入端与所述第一寄存器相连的逻辑电路，所述逻辑电路用于比较所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，输出第一信号； 分别与逻辑电路的输出端、所述第一计时器相连的第二寄存器，所述第二寄存器的输出信号在每一计时周期开始计时点时置为第二信号； 所述第二寄存器用于在计时周期内，记录到所述逻辑电路输出的第一信号为用于表征过所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，输出第三信号；记录到所述逻辑电路输出的第一信号为用于一直表征所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，保持输出第二信号； 分别与所述第一计时器和所述第二寄存器相连的第三寄存器，用于在每一计时周期的开始计时点锁存所述第二寄存器输出的信号，并在所锁存的信号为第二信号时，输出第一指示信号，在所锁存的信号为第三信号时，输出第二指示信号。
8.根据权利要求6所述的装置，其特征在于，还包括与所述检测单元的相连的第二计时器； 所述第二计时器用于在所述检测单元输出第一指示信号时，开始计时； 在所述检测单元输出第二指示信号时，清零。
9.根据权利要求6所述的装置，其特征在于，所述逻辑电路为异或门逻辑电路； 当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为低电平信号; 当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为高电平信号; 所述第二信号为高电平信号；所述第三信号为低电平信号； 或，所述逻辑电路为同或门逻辑电路； 当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为高电平信号; 当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为低电平信号;所述第二信号为低电平信号；所述第三信号为高电平信号。
【文档编号】H03K5/125GK103888109SQ201410160364
【公开日】2014年6月25日 申请日期:2014年4月21日 优先权日:2014年4月21日
【发明者】马平, 徐志强, 乔义松, 张磊, 高钧利, 徐伟东, 张倩 申请人:国家电网公司, 国网浙江省电力公司, 国网浙江省电力公司绍兴供电公司, 杭州晨晓科技有限公司