在低电压cmos工艺中具有高双极阻挡电压的模拟开关的制作方法
【专利摘要】本发明公开了在低电压CMOS工艺中具有高双极阻挡电压的模拟开关。所公开的技术涉及用于保护以防止瞬态电事件的设备。在一个方面中，设备包括具有高双极阻挡电压的模拟开关，其包括第一p型阱区域，第二p型阱区域，布置在第一和第二p型阱区域之间的第一n型阱区域，以及围绕第一p型阱区域、第二p型阱区域和第一n型阱区域的深n型阱区域。设备还包括布置在第一p型阱区域和n型阱区域之间的第一本征n型区域以及布置在第二p型阱区域和n型阱区域之间的第二本征n型区域。设备被配置成使得第一p型阱区域作为双向PNP双极晶体管的发射极/集电极。
【专利说明】在低电压CMOS工艺中具有高双极阻挡电压的模拟开关
【技术领域】
[0001]所公开的技术涉及电子设备，更具体地涉及一种保护电路以防止诸如电过应力/静电释放之类的瞬态电事件的双极阻挡电压开关装置。
【背景技术】
[0002]某些电子系统可能暴露至具有相对短持续时间并具有快速改变的电压和/或电流的瞬态电事件。例如，瞬态电事件可包括由于电荷突然从物体或人向电子系统释放而产生的静电释放(ESD)或电磁接口事件。
[0003]瞬态电事件可能由于相对于较小面积的IC的过压情况和/或高程度的功耗而损坏电子系统内的集成电路(1C)。这种高速的高功率耗散可潜在地导致核心电路的损坏，导致栅氧击穿、结损坏、金属损坏和表面电荷累计，以及其它损坏现象。而且，瞬态电事件可包括闩锁效应(换言之，不经意地产生了低阻抗路径)，从而扰乱IC的功能并潜在地对IC造成永久性损伤。
【发明内容】
[0004]所公开的技术涉及用于保护以防止瞬态电事件的设备。在一个方面中，布置在P型衬底上的设备包括具有高双极阻挡电压的模拟开关，其包括第一 P型阱区域，第二 P型阱区域，布置在第一和第二 P型阱区域之间的第一 η型阱区域，以及处于第一 P型阱区域、第二 P型阱区域和第一 η型阱区域下方的深η型阱区域。设备还包括布置在第一 P型阱区域和η型阱区域之间的第一本征η型区域以及布置在第二 P型阱区域和η型阱区域之间的第二本征η型区域。设备被配置成使得第一 P型阱区域作为双向PNP双极晶体管的发射极/集电极。此外，第一本征η型区域、第一 η型阱区域和第二本征η型区域被配置成作为双向PNP双极晶体管的的基极。而且，第二 P型阱区域被配置成作为双向PNP双极晶体管的集电极/发射极。
【专利附图】
【附图说明】
[0005]图1是根据一个实施例的包括主保护装置和次保护装置的输入接口的示意图。
[0006]图2是根据一个实施例的具有高双极阻挡电压的模拟开关的示意电路图。
[0007]图3是示出了根据一个实施例的具有高双极阻挡电压的模拟开关的电流电压关系的不图。
[0008]图4Α是根据一个实施例的具有高双极阻挡电压的模拟开关的截面图。
[0009]图4Β是注释有电路元件的根据一个实施例的具有高双极阻挡电压的模拟开关的截面图。
[0010]图5Α是根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。
[0011]图5Β是注释有电路元件的根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。
[0012]图5C是根据另一实施例的具有高双极阻挡电压的模拟开关的平面图。
[0013]图6A是从根据一个实施例的具有高双极阻挡电压的模拟开关测得的脉冲电流电压关系和相应泄漏电流的示图。
[0014]图6B是从根据一个实施例的具有高双极阻挡电压的模拟开关测得的DC扫描电流电压关系的示图。
[0015]图6C是从根据一个实施例的具有高双极阻挡电压的模拟开关测得的脉冲电流电压关系的示图。
[0016]图7A是根据一个实施例的具有高双极阻挡电压的模拟开关的截面图。
[0017]图7B是根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。
[0018]图7C是根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。
【具体实施方式】
[0019]利用低电压CMOS工艺制造的新兴的用于汽车和消费电子IC应用的集成电路(IC)越来越多地使用在相对高的双向电压下工作的输入/输出接口引脚。这种IC的应用包括例如，用于汽车信息娱乐的数字音频编译码器平台和同步采样模数数据采集系统。这些IC通常在相对苛刻的环境下工作并且必须符合可应用的静电释放(ESD)和抗电磁干扰(EMI)规范。相对高的ESD和EMI免疫力是期望的，因为IC可能经历超过正常操作条件的宽范围高电压瞬态电事件。例如，一些数字音频编译码器平台在超过依照IEC61000-4-2标准ESD规范的8000V以及+/-12V操作电压下要求ESD稳定性。并且，利用例如180nm以下5V混合信号CMOS工艺制造的一些模数数据采集系统可能具有在超过+/-16.5V的双向电压范围内工作的模拟输入。
[0020]各种技术可被用来保护IC的主电路以防止诸如ESD之类的破坏性瞬态电事件。一些系统采用外部片外保护装置以确保核心电子系统由于瞬态静电和电磁事件而遭到损坏。然而，由于性能、成本和空间考虑，越来越需要保护装置与主电路(即，将被保护的电路)单片地集成。
[0021]图1图示出耦接至主电路的示例输入接口 10的示意图。输入接口 10包括主保护装置14和次保护装置12。输入接口 10包括输入24，其可接收到来的瞬态ESD/EMI应力。主保护装置14可被配置成释放瞬态ESD/EMI应力的大部分，次保护装置12可被配置成瞬态瞬态ESD/EMI的较小部分。例如，主保护装置14可以是双向保护装置，例如NPNPN或PNPNP双向硅控整流器(SCR)装置。这种双向保护装置可通过响应于瞬态电事件而从高阻抗状态转换至低阻抗状态，从而保持输出电压电平处于安全范围内。并且，双向保护装置可分流瞬态电事件产生的电流的大部分，从而使得主电路免遭这种事件。次保护装置12可提供保护以避免残留应力而且可包括包括传统具有接地和电源基准的二极管上拉/下拉保护电路。
[0022]在一个方面中，此处公开的模拟开关实施例涉及保护装置以保护主电路以免遭诸如ESD/EMI应力事件之类的瞬态电事件，类似于图1所示的主保护装置。由于不同应用可使用不同程度的保护，保护的各种装置参数的可定制性是期望的，例如保护装置的触发电压、后触发保持电压、以及最大分流电流等的可定制性。并且，由于暴露至相对高的电压，各种装置参数的可定制性不会导致保护装置或核心装置的其它部分(例如通过公共衬底形成的寄生器件)的不期望的击穿。
[0023]图2图示出根据一个实施例的具有高双极阻挡电压的示意模拟开关电路30。高电流分流路径由配置成硅控整流器(SCR)结构的第一 NPN双极晶体管40、PNP双向双极晶体管42和第二 NPN双极晶体管44实现。即，第一 NPN双极晶体管40、PNP双向双极晶体管42和第二 NPN双极晶体管44被布置成形成双极NPNPN SCR装置32。具有高双极阻挡电压的模拟开关电路30可被配置成响应于会在第一和第二焊盘74和76之间引起超过具体值的电压差的外部瞬态电事件而提供通过双极NPNPN装置32的电流分流路径。例如，第二焊盘76可以是IC的信号引脚或焊盘，而且第一焊盘74可以是低电源引脚或焊盘，例如与低电源电压(Vss或接地)相关的焊盘。
[0024]在一个实施例中，第二焊盘76可被配置成收发器I/O焊盘。第一焊盘74可被配置成连接至收发器电路的衬底。可通过高电流电源轨线实现第一焊盘74和收发器电路衬底之间的连接。高电流电源轨线通常具有相对低的电阻并且被设计成处理响应于瞬态电事件的相对大量的电流。具有高双极阻挡电压的模拟开关电路30可进一步通过第一和第二Kelvin连接70和72连接至收发器电路的衬底(处于Vss或接地)。相对于连接第一焊盘74和收发器电路衬底的相对高的电流电源轨线连接，第一和第二 Kelvin连接70和72可以是相对高电阻的路径，其中响应于可被用来触发相对大量电流以通过高电流电源轨线的相同瞬态电事件而通过相对少量的电流。由于第一焊盘74和第一和第二 Kelvin连接70和72都连接至收发器电路的衬底(可处于Vss或接地)，并且在均衡条件下在具有高双极阻挡电压的模拟开关电路30和收发器电路的衬底之间不存在可预见的电流，第一焊盘74和第一和第二 Kelvin连接70和72处的电压电势大致相同。然而，在瞬态电事件期间，由于相对大量的电流经由与第一焊盘74连接的高电流电源轨线在具有高双极阻挡电压的模拟开关电路30和收发器电路的衬底之间流动，沿高电流电源轨线可能存在相对大的电压降，这继而可导致第一焊盘74和第一和第二 Kelvin连接70和72之间的电势差。
[0025]再次参考图2，根据一个实施例的具有高双极阻挡电压的模拟开关电路30包括双极NPNPN SCR装置32。双极NPNPN SCR装置32包括连接在第一 NPN双极晶体管40和第二NPN双极晶体管44之间的PNP双向双极晶体管42。第一焊盘74通过第一电阻器50和第一 NPN双极晶体管40的发射极电连接至NPNPN SCR装置32。第一 NPN双极晶体管40包括电连接至第一焊盘74的发射极以及电连接至PNP双向双极晶体管42的基极的集电极。第一NPN双极晶体管40进一步包括基极，其电连接至PNP双向双极晶体管42的集电极/发射极(C/E)并电连接至第一电阻器50。并且，第二焊盘76通过第二电阻器52和第二 NPN双极晶体管44的发射极电连接至NPNPN装置32。第二 NPN双极晶体管44包括电连接至第二焊盘76的发射极以及电连接至PNP双向双极晶体管42的基极的集电极。第二 NPN双极晶体管44进一步包括基极，其电连接至PNP双向双极晶体管42的发射极/集电极(E/C)并且电连接至第二电阻器52。
[0026]PNP双向双极晶体管42的集电极/发射极(C/E)被电连接至第一 NPN双极晶体管40的基极，而且PNP双向双极晶体管42的发射极/集电极(E/C)被电连接至第二 NPN双极晶体管44的基极。PNP双向双极晶体管42的基极被连接至第一 PNP双极晶体管40的集电极并且进一步连接至第二 NPN双极晶体管44的集电极。
[0027]具有高双极阻挡电压的模拟开关电路30还包括第一PNP双极晶体管46，它可以是寄生PNP双极装置。第一 PNP双极晶体管46包括通过第五电阻器58连接至第一 Kelvin连接70的集电极，而且包括通过第三电阻器54和第一电阻器50连接至第一 NPN双极晶体管40的基极的发射极。第一 PNP双极晶体管46还包括与第一 NPN双极晶体管40的集电极连接的基极。
[0028]具有高双极阻挡电压的模拟开关电路30还包括第二 PNP双极晶体管48，其可以是寄生PNP双极装置。第二 PNP双极晶体管48包括通过第六电阻器60连接至第二 Kelvin连接72的集电极，而且包括通过第四电阻器56和第二电阻器52连接至第二 NPN双极晶体管44的基极的发射极。第二 PNP双极晶体管48还包括基极，其连接至第二 NPN双极晶体管44的集电极。具有高双极阻挡电压的模拟开关电路30还包括第二 PNP双极晶体管48，其可以是寄生PNP双极装置。
[0029]在此参考一个实施例来描述具有高双极阻挡电压的模拟开关电路30的基本操作。首先讨论响应于第一和第二焊盘74和76之间的触发电压而触发双极NPNPN SCR装置32以引起高电流路径，随后讨论正反馈回路的产生，正反馈回路可保持高电流路径，即使第一和第二焊盘74和76之间的电压落到触发值以下。
[0030]当瞬态电事件引起大于特定阈值电压的第一和第二焊盘74和76之间的电压差，双极NPNPN SCR装置32可被触发。NPNPN装置32可在两种电压极性中任一极性下被触发，这是因为PNP双向双极晶体管42和第一 NPN双极晶体管40的组合可操作作为由第一电压极性触发的第一交叉耦接PNPN SCR,而且PNP双向双极晶体管42和第二 NPN双极晶体管44可的组合可操作作为由第二电压极性触发的第二交叉耦接PNPN SCR0
[0031]在本实施例中，第一交叉耦接PNPN SCR包括包含PNP双向双极晶体管42的集电极/发射极(C/E)的第一 P-区域、以及包含与第一 NPN双极晶体管40的集电极连接的PNP双向双极晶体管42的基极的第一 N-区域。第一交叉耦接PNPN SCR还包括第二 P-区域(其包括与第一 NPN双极晶体管40的基极连接的PNP双向双极晶体管42的发射极/集电极(E/C))以及第二 N-区域(其包括第一 NPN双极晶体管40的发射极)。在一个方面中，第二 P-区域、第一 P-区域和第二 N-区域分别对应于第一 PNPN SCR的“栅极”、“阳极”和“阴极”。当相对于第一 PNPN SCR的阴极的正电压信号被施加至栅极时，第一 PNPN SCR被打开或被“触发”。例如，这种情况可能在瞬态电事件引起第一焊盘74上的相对于第二焊盘76的绝对值超过负触发电压-Vtk的负电压(或者，第二焊盘76上的相对于第一焊盘74的正电压)时发生。当这种情况发生时，第一 NPN双极晶体管40开始导通。当第一 NPN双极晶体管40开始导通时，其集电极电势被下拉，这继而下拉PNP双向双极晶体管42的基极电势。这继而导致PNP双向双极晶体管42导通。当PNP双向双极晶体管42开始导通时，其集电极电势被上拉，这继而上拉第二 NPN双极晶体管44的基极电势。按照这样的方式，可能存在增强了第二 NPN双极晶体管44和PNP双向双极晶体管42的导通状态的正反馈。
[0032]类似地，第二交叉耦接PNPN SCR包括第一 P-区域(其包括PNP双向双极晶体管42的发射极/集电极(E/C))以及第一 N-区域(其包括与第二 NPN双极晶体管44的集电极连接的PNP双向双极晶体管42的基极)。第二交叉耦接PNPN SCR还包括第二 P-区域(其包括与第二 NPN双极晶体管44的基极连接的PNP双向双极晶体管42的集电极/发射极(C/E))以及第二 N-区域(其包括第二 NPN双极晶体管44的发射极)。当按照与上述第一 PNPN SCR的连接大致类似的方式将相对于第二 PNPNSCR的阴极的正电压信号施加至栅极时，第二 PNPN SCR可被打开或被“触发”。这种情况可能例如当瞬态电事件在第一焊盘74上感应出相对于第二焊盘76的绝对值超过正触发电压+Vtk的正电压(或者，第二焊盘76上的相对于第一焊盘74的负电压)时发生。
[0033]如上所述，一旦第一和第二焊盘74和76之间的电压差的绝对值超过正或负触发电压+/-VTK，NPNPN装置32进入低阻抗模式。一旦低阻抗模式被触发，其可被第一和第二NPN双极晶体管40和44之一与PNP双向双极晶体管42之间形成的反馈回路保持，即使第一和第二焊盘74和76之间的绝对电压随后落到正或负触发电压+/-Vtk以下。
[0034]根据一个实施例，第一或第二 PNPN SCR内的反馈回路可如下操作。第一或第二NPN双极晶体管40或44的集电极电流的增大会增大PNP双向双极晶体管42的基极电流，并且PNP双向双极晶体管42的集电极电流的增大会增大第一或第二 NPN双极晶体管40或44的基极电流。由于PNP双向双极晶体管42以及第一或第二 NPN双极晶体管40和44之一的的集电极电流馈入了 PNP双向双极晶体管42的基极电流(反之亦然)，所以产生了反馈回路。反馈回路可由于各个双极晶体管的增益而能够再生并且可导致NPNPN装置32进入低阻抗状态。一旦处于低阻抗状态，NPNPN装置32可保持低阻抗状态，直到响应于正负触发电压+/-Vtk的正负触发事件而使得第一和第二焊盘74和76上的电压的绝对值落到保持电压+/-Vh以下，或者电流落到+/-1h以下，或者两者。
[0035]图3是示意1-V曲线80，示出了根据一个实施例的具有高双极阻挡电压的模拟开关电路的电流和电压之间的关系。在图3，沿横轴表示电压，沿纵轴表示电流。在所示实施例中，保护装置具有ι-v特征。在其它实施方式中，此处描述的保护装置可具有不对称的ι-ν。例如，保护装置可具有不同触发电压、保持电压和/或失效电压，其中示意1-V曲线80的正负区域有不同I;曲线。如示意1-V曲线80所示，在瞬态信号的电压\^#达到正触发电压+Vtk时，具有高双极阻挡电压的模拟开关电路可从高阻抗状态+Zh转换至低阻抗状态+?。此后，具有高双极阻挡电压的模拟开关电路可分流大量电流并保持处于低阻抗状态+?，只要瞬态信号电压电平保持处于正保持电压+Vh以上。通过配置保护装置成具有触发电压+Vtk和保持电压+Vh，保护装置可具有改进性能同时具有针对不期望激活的提高的稳定性。
[0036]在瞬态信号的电压V■达到负触发电压-Vtk时，具有高双极阻挡电压的模拟开关电路还可从高阻抗状态-Zh转换至低阻抗状态-?。具有高双极阻挡电压的模拟开关电路可保持处于低阻抗状态-?，只要负瞬态信号的电压幅值大于负保持电压-Vh的电压幅值。保护装置的双向操作可相对于针对正负瞬态电事件使用分开结构进行保护的设计实现布局面积的减小，从而为低电压操作实现更加规模可变的设计方案。
[0037]如图3所示，具有高双极阻挡电压的模拟开关电路可被配置成在瞬态信号的电压Vlfts达到会对IC造成损伤的正失效电压+Vf或负失效电压_VF2—之前转换至低阻抗状态。当正常工作电压+Vw出现在具有高双极阻挡电压的模拟开关电路上时，具有高双极阻挡电压的模拟开关电路将传导相对小的泄漏电流Iuakme，从而使得静态功耗减低或最小化并且提闻IC的能效。
[0038]在此处描述的【具体实施方式】中，保护装置被配置成提供介于大约1V至大约25V的范围内的正向和反向触发电压以及介于大约5V至大约1V的范围内的正向和反向保持电压，以将核心装置上的电压幅值限制成小于大约20V。本领域技术人员可以容易地确定其它可用触发和保持电压。
[0039]图3所示的各种参数可被调整成具有适合于具有高双极阻挡电压的模拟开关电路的具体应用的值。可被调整的一个参数是NPNPN SCR装置的触发电压VTK。另一方面，设计具有高双极阻挡电压的模拟开关电路时的另一考虑是确保寄生器件不具有低于触发电压V?的导通电压。例如，再次参考图2，第一和第二 PNP双极晶体管46和48与第一和第二NPN双极晶体管40和44结合可形成第一和第二寄生PNPN SCR,如下所述。
[0040]图2的根据一个实施例的具有高双极阻挡电压的模拟开关电路30可包括第一寄生PNPN SCR，其响应于瞬态电事件提供交替电流路径。在图2所示的实施例中，类似于如上所述的第一和第二 PNPN SCR，第一寄生PNPN SCR包括布置成硅控整流器(SCR)结构的第一 PNP双极晶体管46和第一 NPN双极晶体管40。具体地，第一 PNP双极晶体管46的发射极被连接至第一 NPN双极晶体管40的基极(经由第三电阻器43和第一电阻器50)，而且第一 NPN双极晶体管40的集电极被连接至第一 PNP双极晶体管46的基极。类似于上述第一和第二 PNPN SCR,当第一焊盘74和第一 Kelvin连接70之间的电压差超过具体值时，第一寄生PNPN SCR可被触发以进入再生反馈回路。例如，当第一 Kelvin连接70和第一焊盘74之间的正电压差超过第一寄生PNPN SCR的触发电压+Vtk paka，第一寄生PNPN SCR可进入低阻抗模式，这类似于由于反馈回路而出现在双极NPNPN装置32中的情况。一旦处于低阻抗状态，第一寄生PNPN SCR可保持处于低阻抗状态，直到第一 Kelvin连接70和第一焊盘74之间的正电压差落到+Vh以下，或者电流落到+Ih以下，或者两者情况都出现。
[0041]根据一个实施例的具有高双极阻挡电压的模拟开关电路30可进一步包括第二寄生PNPN SCR，其响应于瞬态电事件而提供另一交替电流路径。在图2所示的实施例中，第二寄生PNPN SCR包括配置成硅控整流器(SCR)结构的第二PNP双极晶体管44和第二NPN双极晶体管44，类似于上述第一寄生PNPN SCR0具体地，第二 PNP双极晶体管48的发射极被连接至第二 NPN双极晶体管44的基极(经由第四电阻器56和第二电阻器52)，而且第二 NPN双极晶体管44的集电极被连接至第二 PNP双极晶体管56的基极。按照大致类似参考第一寄生PNPN SCR描述的方法，响应于超过特定值的第二 Kelvin连接72和第二焊盘76之间的正电压差，第二寄生PNPN SCR可被触发并可保持处于低阻抗状态。例如，当第二 Kelvin连接72和第二焊盘76之间的正电压差超过第二寄生PNPN SCR的触发电压+Vtk PAKA，第二寄生PNPN SCR可进入低阻抗模式，类似于由于反馈回路而出现在双极NPNPN装置32中的情况那样。此外，如在第一寄生PNPN SCR中那样，一旦处于低阻抗状态，第二寄生PNPN SCR可保持处于低阻抗状态，直到第二 Kelvin连接72和第二焊盘76之间的正电压差落到+VhPAEA之下，或者电流落到+Ih PAKA之下，或者两者情况都出现。
[0042]如上所述，由于寄生PNPN SCR可如核心双极NPNPN SCR装置那样被触发，其可有利于配置具有高双极阻挡电压的模拟开关电路以使得核心NPNPN SCR装置具有比寄生PNPNSCR的触发电压值低的触发电压。总体上，存在多种因素可控制PNPN SCR的触发电压(其继而又控制PNPN SCR装置的触发电压)。总体上，载流子寿命比、掺杂比、以及发射极和基极之间的扩散长度比确定了双极晶体管的增益。PNPN SCR内的各个双极晶体管更高的增益继而又导致了更低的触发电压。例如，基极中的更高的少数载流子寿命、基极中的更低的掺杂浓度、以及更小的物理基极宽度可导致诸如图2中的PNP双向双极晶体管42之类的PNP双极晶体管的更高的增益。PNP双向双极晶体管42的更高的增益继而又可导致了双极NPNPN装置32的第一和第二 PNPN SCR的更低的触发电压。类似地，第一和第二 NPN双极晶体管40和44的更高的增益可继而又分别导致双极NPNPN装置32装置的第一和第二 PNPNSCR的更低的触发电压。
[0043]举例来说，用于混合信号工艺(例如用于0.181!11节点的3.3￥和5￥混合信号工艺)具有高双极阻挡电压的模拟开关电路的Vtk可受限于典型结(例如N+有源区域至P-阱(PD的结、P+有源区域至N-阱(NW)的结、NW至PW的结、以及NW至衬底)的击穿导致的寄生击穿。这些结实际上将Vtk限制至大约8.5V至14.5V。然而，如上所述，许多新兴应用要求更高的VTK。在下文中，公开的实施例旨在调整具有高双极阻挡电压的模拟开关电路的包括Vtk的各种参数。具体地，实施例涉及具有高双极阻挡电压的核心模拟开关电路，其触发电压Vtk值超过典型的击穿电压，同时具有足够的触发电压Vtk paea以使得寄生器件不会被触发。
[0044]图4A和4B图示出根据根据一个实施例的具有高双极阻挡电压的模拟开关100的截面图。图4A图示出具有高双极阻挡电压的模拟开关100的各种阱区域，同时图4B图示出各种阱的电路表示。具有高双极阻挡电压的模拟开关100的一个实施例是以具有高双极阻挡电压的模拟开关100为中心(在图4A和4B的右边)镜像对称的由y方向和z方向形成的大约平面的对称结构202。因此，由于所示实施例的对称性，以下参考装置的一半(如图所示)描述的特征也适用于装置的另一半(未示出)。
[0045]图4A和4B的具有高双极阻挡电压的模拟开关100包括第一和第二终端106和108之间的保护放电路径。第一终端106可以是ESD VSS连接，第二终端可以是I/O焊盘连接。例如，第一终端106可通过高电流电源轨线连接至Vss下的收发器电路衬底。高电流电源轨线通常具有相对低的电阻并且被设计成响应于瞬态电事件处理相对大量的电流。具有高双极阻挡电压的模拟开关100可进一步连接至Vss下的收发器电路衬底或通过第一 Kelvin连接104接地，第一 Kelvin连接104可以是相对高电阻的路径，从而响应于可触发相对大量的电流流经高电流电源轨线的相同瞬态电事件而传递相对少量的电流。第二终端108也可通过高电流电源轨线连接至I/O焊盘。
[0046]参见图4A，所示的具有高双极阻挡电压的模拟开关100包括P型衬底(P-SUB) 88和在P-SUB88中形成的深η-阱区域(DNW)90。具有高双极阻挡电压的模拟开关100包括第一P型阱区域(PW) 94a、第二 P型阱区域(PW) 94b和布置在第一和第二 P型阱区域中的第一η型阱区域(NW) 92a。第一 p型阱区域(PW) 94a、第二 p型阱区域PW94b和第一 η型阱区域(NW) 92a被形成在DNW90中。第一 NW92a被布置在第一和第二 PWs94a和94b之间。被隔离物99隔离的第三和第四η型有源(Ν+)区域97c和97d被布置在第一 NW92a中。用于防止第三和第四N+区域97c和97d的硅化的抗蚀保护氧化物(RPO)层102被布置在第三和第四N+区域97c和97d上方。
[0047]具有高双极阻挡电压的模拟开关100还包括布置在第一 PW94a和第一 NW92a之间的第一本征η型区域(nt_n) 96b、布置在第二 PW94b和第一 NW92a之间的第二本征η型区域(nt_n) 96a。在执行离子注入以形成NW和PW区域时通过硬掩模形成第一和第二 nt_n区域96b和96a，以使得nt_n区域不接受阱注入。按照这样的方式，第一和第二 nt_n区域具有“本征掺杂”水平,类似于在第一和第二 PW94a和94b以及第一 NW92a形成之前就存在的t_η区域的掺杂水平。在所示的实施例中，“本征掺杂”水平可对应于DNW90形成之后nt_n区域的掺杂水平。通过形成额外的隔离的本征区域，其能够限定低掺杂浓度缓冲区域，而无需CMOS技术工艺中的额外制造处理步骤。
[0048]参见图4A和4B，第一 NW92a、第一 nt_n96b和第二 nt_n96a被配置成形成具有N-/N/N结构的双向PNP双极晶体管142的基极。并且，第二 PW被配置成形成双向PNP双极晶体管的集电极/发射极。此外，第一 PW94a被配置成形成双向PNP双极晶体管142的发射极/集电极(E/C)，而且第二 PW94b被配置成形成双向PNP双极晶体管142的集电极/发射极(C/E)。DNW90围绕双向PNP双极晶体管142。
[0049]参见图4A，具有高双极阻挡电压的模拟开关100还包括布置在第一 PW94a中的第一η型有源(Ν+)区域97a以及布置在第二 PW94b中的第二 η型有源(Ν+)区域97b。第一和第二 N+区域97a和97c被隔尚物99隔尚，第二和第四N+区域97b和97d被隔尚物99隔离。参见图4A和4B，第一 N+区域97a、第一 PW94a和DNW90被配置成形成第一 NPN双极晶体管146的发射极，基极和集电极。第一终端106通过第一 P+区域98a和第一电阻器150连接至第一 NPN双极晶体管146的基极，并通过第一 N+区域97a进一步连接至第一 NPN双极晶体管146的发射极。并且，第二 N+区域97b、第二 PW94b和DNW90被配置成形成第二NPN双极晶体管144的发射极、基极和集电极。第二终端108通过第二 P+区域98b和第二电阻器152连接至第二 NPN双极晶体管144的基极，并通过第二 N+区域97b进一步连接至第二 NPN双极晶体管144的集电极。
[0050]根据一个实施例，第一 NPN双极晶体管146、双向PNP双极晶体管142和第二 NPN双极晶体管144形成NPNPN双向硅控整流器(SCR)。双向PNP双极晶体管142的E/C被电连接至第一 NPN双极晶体管146的基极，双向PNP双极晶体管142的C/E被电连接至第二NPN双极晶体管144的基极，双向PNP双极晶体管142的基极被电连接至第一和第二 NPN双极晶体管146和144的集电极。响应于感应出第一和第二终端106和108之间的超过具体标准值的电压差的外部瞬态电事件，该结构提供了双向高电流分流路径。NPNPN双向硅整流器的基本操作类似于图2的双极NPNPN装置。
[0051]具体地，根据本发明的根据一个实施例，当瞬态电事件在第一和第二终端106和108之间感应出大于具体阈值电压的电压差时，NPNPN双向SCR操作作为交叉耦接PNPN硅控整流器(PNPN SCR)装置。即，PNP双向双极晶体管142以及第一 NPN双极晶体管146的组合可操作作为第一交叉耦接PNPN SCR0第一 PNPN SCR包括发射极/集电极E/C，基极、以及与第一 NPN双极晶体管146的基极连接的PNP双向双极晶体管142的集电极/发射极C/E。类似地，PNP双向双极晶体管142和第二 NPN双极晶体管144的组合可操作作为第二交叉耦接PNPN SCR0
[0052]当按照基本类似于结合图2的PNPN SCR描述的方式将相对于第二 PNPN SCR的阴极的正电压信号施加至栅极时，第一和第二交叉耦接PNPN SCR可被打开或被“触发”。例如，当瞬态电事件在第一终端106上感应出超过触发电压Vtk的相对于第二终端108的正电压(或者，第二终端108上的相对于第一终端106的负电压)时,第一 PNPN SCR可被触发。类似地，第二 PNPN SCR可被触发，例如，当瞬态电事件在第二终端108上感应出相对于第一终端106的超过触发电压Vtk的正电压(或者，第一终端106上相对于第二终端108的负电压)。
[0053]仍参见图4A和4B，具有高双极阻挡电压的模拟开关100还包括第一 p型有源(P+)区域98a (其被布置在第一 PW94a中并通过第一电阻器150电连接至第一 NPN双极晶体管146的基极)以及第二 P型有源(P+)区域98b (其被布置在第二 PW94b中并通过第二电阻器152电连接至第二 NPN双极晶体管144的基极)。第一和第二 P+区域98a和98b分别通过隔离物99与第一和第二 N+区域97a和97b隔开。第一电阻器150被形成在第一 PW94a中，第二电阻器152被形成在第二 PW94b中。第二 PW94b具有第一侧和第二侧，其中第二PW94b的第一侧邻接第二本征η型区域96a，而且具有高双极阻挡电压的模拟开关100还包括布置在第二 PW94b的第二侧的第二 η型阱区域(NW) 92c。第一 PW94a具有第一侧和第二侦牝其中第一 PW94a的第二侧邻接第一本征η型区域96b，而且具有高双极阻挡电压的模拟开关100还包括布置在第二 PW94b的第一侧的第三η型阱区域(NW) 92b。在所示实施例中，第五η型有源(Ν+)区域97f被形成在第二 NW92c中，第六η型有源(Ν+)区域97e被形成在第三NW92b中。第三NW92b具有第一侧和第二侧，其中第三NW92b区域的第二侧邻接第一PW94a，而且具有高双极阻挡电压的模拟开关100还包括布置在第三NW92b的第一侧的第三P型阱区域(PW) 94c以及布置在第三PW94c中的第三P型有源(P+)区域98c。而且，具有高双极阻挡电压的模拟开关100包括插入第三NW92b和第三PW94c之间的本征p型区域95a。在图4A中的具有高双极阻挡电压的模拟开关100的结构中，DNW90沿χ-方向延伸以使得DNW90的第一侧布置在第三NW92b的第一和第二侧之间而且DNW90的第二侧布置在第二NW92c的第一和第二侧之间。S卩，第二 NW92c和第三NW92b仅仅部分地形成在DNW90中。
[0054]具有高双极阻挡电压的模拟开关100具有配置成接收瞬态电压信号的第一和第二终端106和108。第一终端106被连接至第一 N+区域97a而且连接至第一 P+区域98a。第二终端108被连接至第二 N+区域97b而且连接至第二 P+区域98b。如上所述，具有高双极阻挡电压的模拟开关100被配置成提供通过第一 NPN双极晶体管146、双向PNP双极晶体管142和第二 NPN双极晶体管144的高电流分流路径，它们被配置成形成NPNPN双向硅控整流器(SCR)。NPNPN双向SCR可在两者电压极性中的任意一种下被触发，这是因为PNP双向双极晶体管142和第一 NPN双极晶体管146的组合可操作作为配置成被第一电压极性触发的第一交叉耦接PNPN SCR,而且PNP双向双极晶体管142和第二 NPN双极晶体管144的组合可操作作为配置成被第二电压极性触发的第二交叉耦接PNPNSCR。
[0055]参见图4B，除了核心NPNPN双向SCR装置，具有高双极阻挡电压的模拟开关100可包括寄生PNP双极晶体管148。当存在寄生PNP双极晶体管148时，第三P+区域98c、第三PW94c和P-SUB88被配置成形成寄生PNP双极晶体管148的发射极。寄生PNP双极晶体管148的发射极被配置成通过形成在P-SUB88和第四PW94d中的第四电阻器156连接至Vss下的Kelvin连接104。并且，深η型阱90和第二 PW94b被配置成形成寄生PNP双极晶体管的基极和集电极。
[0056]如上所述，例如当瞬态电事件在第二终端108上感应出相对于第一终端106的正电压，具有高双极阻挡电压的模拟开关100的核心NPNPN双向SCR装置可被触发。并且，寄生PNPN SCR可提供响应于瞬态电事件的交替电流路径。在图4B的实施例中，寄生PNPNSCR包括寄生PNP双极晶体管148和布置成硅控整流器(SCR)结构的第二 NPN双极晶体管144。具体地，寄生PNP双极晶体管148的集电极通过第三电阻器154连接至第二 NPN双极晶体管144的基极。并且，第二 NPN双极晶体管144的集电极被连接至寄生PNP双极晶体管148的基极。类似于上述第一和第二 PNPN SCR，例如，当第二终端108以及Vss下的第一Kelvin连接104之间的电压差超过寄生PNPN SCR的触发电压+Vtk PAKA时(这可导致寄生PNPN SCR以进入低阻抗模式，类似于双极NPNPN的情况)，第一寄生PNPN SCR可被触发以进入再生反馈回路。寄生PNP双极晶体管148的集电极电流的增大会增大第二 NPN双极晶体管144的基极电流，而且第二 NPN双极晶体管144的集电极电流的增大会增大寄生PNP双极晶体管148的基极电流。一旦处于低阻抗状态，寄生PNPN SCR可保持处于低阻抗状态，直到第二终端108和Kelvin连接104之间的正电压差落到+Vh paea以下，或者电流落到+IhPARA以下，或者两者情况都出现。
[0057]在一些实施例中，通过设定本征η型和本征P型区域或两者的横向宽度或掺杂浓度，可实现定制核心NPNPN SCR装置的触发电压+/-Vtk同时使得寄生PNPN SCR的+/-Vtkpaea具有足够的冗余。参见图4Α和4Β,本征P型区域95a、第一本征η型区域96b和第二本征η型区域96a具有第一、第二和第三宽度屯、d2和d3。在一个实施例中，第一至第三宽度Cl1-Cl3中的每一个可小于大约5 μ m。在另一实施例中，第一至第三宽度Cl1-Cl3中的每一个可介于大约0.5 μ m和大约2 μ m之间,例如大约I μ m。
[0058]并且，图4A和4B的本征p型区域95a、第一本征η型区域96b和第二本征η型区域96a具有第一、第二和第三本征掺杂浓度。在一个实施例中，每个第一掺杂浓度可介于大约lxl013cnT3和大约lxl015cnT3之间，例如大约5xl014cnT3。在另一实施例中，第一、第二和第三本征掺杂浓度中的每一个可介于大约lX1014cm_3和大约lX1015cm_3之间之间，例如大约6xl014cm 3。
[0059]并且，各种P+区域和N+区域具有处于大约lX102°cm_3至大约8xl02°Cm_3的范围的峰值掺杂浓度，例如，大约2xl02°cnT3。并且，各种PW和NW具有处于大约1.SxlO1W3至大约7.5xl016cm_3的范围内的峰值掺杂浓度，例如，大约5.0xl016cm_3。虽然以上已经描述了峰值掺杂浓度和深度的各种范围，本领域普通技术人员将很容易确定其它适合的掺杂浓度。
[0060]图5A-5C图示出涉及具有高Vtk值同时防止寄生器件被触发的具有高双极阻挡电压的模拟开关电路的其它实施例。图5C是具有高双极阻挡电压的模拟开关200的平面图。图5A和5B图示出具有高双极阻挡电压的模拟开关200的沿图5C所示的截面5A-5A的截面图。
[0061]图5A图示出具有高双极阻挡电压的模拟开关200的各种阱区域的物理表示，图5B图示出标记有各种电路元件的各种阱区域的电路表示。当在与具有高双极阻挡电压的模拟开关200的表面垂直的y方向上看时，具有闻双极阻挡电压的I旲拟开关200是以具有闻双极阻挡电压的模拟开关200为中心(图5A和5B的右边)的由y方向和z方向形成的大约对称的平面。因此，由于所示实施例的对称性，以下参考装置的一半(如图所示)描述的特征也适用于装置的另一半(未示出)。
[0062]图5A和5B的具有高双极阻挡电压的模拟开关200包括第一(PG)和第二(SIG)终端206和208之间的保护放电路径。第一终端206可以是通过第一 η型有源(Ν+)区域97a和第一 P型有源(P+)区域98a连接至Vss下的收发器电路衬底的高电流电源轨线。具有高双极阻挡电压的模拟开关200可在第四P型有源(P+)区域98d通过第一 Kelvin连接进一步连接至Vss下的收发器电路的衬底或接地。第二终端208可以是高电流电源轨线，其被配置成通过第二 η型有源(Ν+)区域97b和第二 P型有源(P+)区域98b接收正高电压瞬态信号。
[0063]参见图5A，所示的具有高双极阻挡电压的模拟开关200包括p型衬底(P-SUB) 88和形成在P-SUB88内的深η-阱区域(DNW)90。具有高双极阻挡电压的模拟开关200包括第一P型阱区域(PW)94a、第二P型阱区域(PW)94b以及布置在第一和第二P型阱区域之间的第一 η型阱区域(NW) 92a。第一 p型阱区域(PW) 94a、第二 p型阱区域PW94b和第一 η型阱区域(NW) 92a被形成在DNW90中。第一 NW92a被布置在第一和第二 PW94a和94b之间。
[0064]具有高双极阻挡电压的模拟开关200还包括布置在第一 PW94a和第一 NW92a之间的第一本征η型区域(nt_n)210c以及布置在第二 PW94b和第一 NW92a之间的第二本征η型区域(nt_n)210b。通过在执行注入以形成NW和PW区域时涂覆硬掩模以使得nt_n区域不受到阱注入，可以形成第一和第二 nt_n区域。按照这样的方式，第一和第二 nt_n区域具有与形成第一和第二 PW94a和94b以及第一 NW92a之前nt_n区域的掺杂水平类似的“本征掺杂”水平。在所示实施例中，“本征掺杂”水平对应于形成DNW90之后的nt_n区域的掺杂水平。
[0065]参见图5A和5B，第一 NW92a、第一 nt_n96b和第二 nt_n96a被配置成形成双向PNP双极晶体管142的基极。并且，第二 PW94b被配置成形成双向PNP双极晶体管的集电极/发射极。此外，第一 PW94a被配置成形成双向PNP双极晶体管142的发射极/集电极(E/C)，第二 PW94b被配置成形成双向PNP双极晶体管142的集电极/发射极(C/E)。在该结构中，DNW90围绕双向PNP双极晶体管142。
[0066]参见图5A，具有高双极阻挡电压的模拟开关还包括布置在第一 PW94a中的第一 η型有源(Ν+)区域97a以及布置在第二 PW94b中的第二 η型有源(Ν+)区域97b。第一和第二N+区域97a和97b被隔尚物99隔开。第一 N+区域97a与第一 P+区域98a隔开，第二N+区域97b和第二 P+区域98b每个都由隔离物99隔开。参见图5A和5B，第一 N+区域97a、第一 PW94a和DNW90被配置成形成第一 NPN双极晶体管146的发射极、基极和集电极。第一终端206通过第一 P+区域98a和第一电阻器150连接至第一 NPN双极晶体管146的基极，而且还通过第一 N+区域97a连接至第一 NPN双极晶体管146的发射极。并且，第二N+区域97b、第二 PW94b和DNW90被配置成形成第二 NPN双极晶体管144的发射极、基极和集电极。第二终端208通过第二 P+区域98b和第二电阻器152连接至第二 NPN双极晶体管144的基极，而且通过第二 N+区域97b连接至第二 NPN双极晶体管144的集电极。
[0067]根据一个实施例，第一 NPN双极晶体管146、双向PNP双极晶体管142和第二 NPN双极晶体管144被配置成形成NPNPN双向硅控整流器(SCR)。双向PNP双极晶体管142的E/C被电连接至第一 NPN双极晶体管146的基极，向PNP双极晶体管142的C/E被电连接至第二 NPN双极晶体管144的基极，双向PNP双极晶体管142的基极被电连接至第一和第二NPN双极晶体管146和144的集电极。该结构在第一和第二终端106和108之间感应出超过具体标准值的电压差的外部瞬态电事件而提供了双向高电流分流路径。NPNPN双向硅整流器的基本操作和结构类似于之前结合图4A和4B描述的具有高双极阻挡电压的模拟开关100。
[0068]具体地，按照与在图4A和4B中描述的方式基本类似的方式，当瞬态电事件在第一和第二终端206和208之间感应出超过具体阈值电压的电压差时，NPNPN双向SCR操作作为交叉耦接PNPN硅控整流器(PNPN SCR)装置。如结合图4A和4B描述的那样，PNP双向双极晶体管142和第一 NPN双极晶体管146的组合可操作作为第一交叉耦接PNPN SCR,PNP双向双极晶体管142和第二 NPN双极晶体管144的组合可操作作为第二交叉耦接PNPNSCR0并且，按照与结合图4A和4B中的PNPN SCR描述的方式基本相同的方式，当相对于第二PNPN SCR的阴极的正电压信号被施加至栅极时，第一和第二交叉耦接PNPN SCR可被打开或被“触发”。
[0069]仍参见图5A和5B，具有高双极阻挡电压的模拟开关200还包括第一 p型有源(P+)区域98a (其被布置在第一 PW94a中并且通过第一电阻器150电连接至第一 NPN双极晶体管146的基极)以及第二 P型有源(P+)区域98b (其被布置在第二 PW94b中并且通过第二电阻器152电连接至第二 NPN双极晶体管144的基极)。第一和第二 P+区域98a和98b分别通过隔离物99与第一和第二 N+区域97a和97b隔开。第一电阻器150被形成在第一PW94a中，第二电阻器152被形成在第二 PW94b中。第二 PW94b具有第一侧和第二侧，其中第二 PW94b的第一侧邻接第二本征η型区域96a，而且具有高阻挡电压的模拟开关200还包括布置在第二 PW94b的第二侧的第二 η型阱区域(NW) 92c。第五本征η型区域(nt_n)210a被插入第二 PW94b和第二 NW92c之间。第一 PW94a具有第一侧和第二侧，其中第一 PW94a的第二侧邻接第一本征η型区域210c，而且具有高双极阻挡电压的模拟开关200还包括布置在第二 PW94b的第一侧的第三η型阱区域(NW) 92b。第三本征η型区域(nt_n)210d被插入第一 PW94a和第三NW92b之间。第三NW92b具有第一侧和第二侧，其中第三NW92b区域的第二侧邻接第一 PW94a，而且具有高阻挡电压的模拟开关200还包括布置在第三NW92b的第一侧的第三P型阱区域(PW)94c。第三PW94c具有第一侧和第二侧，其中第三PW94c的第二侧邻接第三NW92b，而且具有高双极阻挡电压的模拟开关200还包括布置在第三PW94c的第一侧的第四η型阱区域(NW)92d。第八η型有源N+区域97g被布置在第四NW92d中，第四本征η型区域(nt_n)210e被插入第三PW94c和第四NW92d之间。第四NW92d具有第一侧和第二侧，其中第四NW92d的第二侧邻接第三PW94c，而且具有高双极阻挡电压的模拟开关200还包括布置在第四NW92d的第一侧的第四P型阱区域(PW) 94d。本征p型区域(nt_P) 212a被插入第四NW92d和第四PW94d之间。
[0070]在图5A和5B中的具有高双极阻挡电压的模拟开关200的结构中，DNW90在x_方向上延伸以使得DNW90的第一侧被布置在第一和第四NW92d的第二侧之间，DNW90的第二侧被布置在处在具有高双极阻挡电压的模拟开关200的相反一半上的第八NW92d’ (未示出)的第一和第二侧之间。
[0071]具有高双极阻挡电压的模拟开关200具有被配置成接收瞬态电压信号的第一和第二终端106和108。第一终端206被连接至第一 N+区域97a并被连接至第一 P+区域98a。第二终端208被连接至第二 N+区域97b并被连接至第二 P+区域98b。如上所述，具有高阻挡电压的模拟开关200被配置成提供通过第一 NPN双极晶体管146、双向PNP双极晶体管142和第二 NPN双极晶体管144 (它们被配置成形成NPNPN双向硅控整流器(SCR))的高电流分流路径。NPNPN双向SCR可在两者电压极性中的任意一种下被触发，这是因为PNP双向双极晶体管142和第一 NPN双极晶体管146的组合可操作作为配置成被第一电压极性触发的第一交叉耦接PNPN SCR, PNP双向双极晶体管142和第二 NPN双极晶体管144的组合可操作作为配置成被第二电压极性触发的第二交叉耦接PNPN SCR0
[0072]参见图5B，除了核心NPNPN双向SCR装置，具有高阻挡电压的模拟开关200可包括寄生PNP双极晶体管148。当存在寄生PNP双极晶体管148时，第四P+区域98d、第四PW94d以及处于第四PW94d下方并与DNW90邻接的P-SUB88被配置成形成寄生PNP双极晶体管148的发射极。寄生PNP双极晶体管148的发射极被配置成通过在P-SUB88和第四PW94d中形成的第四电阻器156连接至第四P+区域处的Kelvin连接。并且，深η型阱90和第二 PW94b被配置成形成寄生PNP双极晶体管148的基极和集电极。
[0073]如上所述，例如当瞬态电事件在第二终端208上感应出相对于第一终端206的正电压上，具有高双极阻挡电压的模拟开关200的核心NPNPN双向SCR装置可被触发。并且，寄生PNPN SCR可响应于瞬态电事件而提供交替电流路径。在图5B所示的实施例中，寄生PNPN SCR包括布置成硅控整流器(SCR)结构的寄生PNP双极晶体管148和第二 NPN双极晶体管144。具体地，寄生PNP双极晶体管148的集电极通过第三电阻器154连接至第二 NPN双极晶体管144的基极。并且，第二 NPN双极晶体管144的集电极被连接至寄生PNP双极晶体管148的基极。类似于上述第一和第二 PNPN SCR，例如，当第二终端208和第四P+区域98d处的第一 Kelvin连接之间的电压差超过寄生PNPN SCR的触发电压+V 时(这可导致寄生PNPN SCR进入低阻抗模式，类似于双极NPNPN中发生的情况那样)，第一寄生PNPN SCR可被触发以进入再生反馈回路。寄生PNP双极晶体管148的集电极电流的增大会增大第二 NPN双极晶体管144的基极电流，而且第二 NPN双极晶体管144的集电极电流的增大会增大寄生PNP双极晶体管148的基极电流。一旦处于低阻抗状态，寄生PNPN SCR可保持处于低阻抗状态，直到第二终端208和第四P+区域94d处的Kelvin连接之间的正电压差落到+Vh paea以下，或者电流落到+Ih paea以下，或者两者情况都出现。
[0074]在一些实施例中，通过设定本征η型和本征P型区域或两者的横向宽度或掺杂浓度，可以实现核心NPNPN SCR装置的触发电压+/-Vtk的定制同时具有足够的冗余以防止寄生PNPN SCR的+/-Vtk ραεα。参见图5Α和5Β，本征P型区域212a、第一本征η型区域210c、第二本征η型区域210b、第三本征η型区域210d、第四本征η型区域210e和第五本征η型区域210a分别具有第六、第三、第二、第四、第五和第一宽度d6，d3, d2, d4, d5和屯。在一个实施例中，第一至第六宽度(I1-Cl6的每个可小于大约5μηι。在另一实施例中,第一至第六宽度(I1-Cl6的每个可介于大约0.5 μ m和大约2 μ m之间,例如大约I μ m。
[0075]并且，图5A和5B的本征p型区域212a、第一本征η型区域210c、第二本征η型区域210b、第三本征η型区域210d、第四本征η型区域210e和第五本征η型区域210a具有第一至第六本征掺杂浓度。在一个实施例中，每个第六本征掺杂浓度可介于大约lX1013cm_3和大约lxl015Cm_3之间，例如大约5xl014Cm_3。在另一实施例中，第一、第二、第三、第四和第五本征掺杂浓度的每个可介于大约lxl014cnT3和大约lxl015cnT3之间,例如大约6xl014cnT3。
[0076]并且，各种P+区域和N+区域具有处于大约lX102°cm_3至大约8xl02°Cm_3的范围内的峰值掺杂浓度，例如，大约2xl02°cnT3。并且，各种PW和NW具有处于大约1.SxlO1W3至大约7.SxlO1W3的范围内的峰值掺杂浓度，例如，大约5.0X1016cm_3。虽然各种范围的峰值掺杂浓度和深度已经描述如上，但是本领域普通技术人员将容易确定其它适当的掺杂浓度。
[0077]图5C图不出图5A和5B所不的根据一个实施例的具有高双极阻挡电压的模拟开关200的平面图像。如上所述，具有高双极阻挡电压的模拟开关200是大约镜像对称的对称平面202。图5A和5B示出了具有高双极阻挡电压的模拟开关200的左边部分的截面5A-5A的截面图，图5C图示出对称平面202两侧的具有高双极阻挡电压的模拟开关200。清楚起见，仅仅阱区域和本征区域被示出来。
[0078]在图5C的对称平面202的左侧，具有高双极阻挡电压的模拟开关200包括形成在X-方向从第一端延伸至第二端的垂直段的第五nt_n21Oa和第二 nt_n210b。第五nt_n210a和第二 nt_n210b的第一端和第二端被在x_方向上延伸的第一和第二水平段连接。按照这样的方式，第一水平段、第五nt_n210a、第二水平段和第二 nt_n210b连续地连接以形成第一矩形环222，当沿与具有高双极阻挡电压的模拟开关200的表面垂直的Z-方向上看时第一矩形环222围绕第二 PW94b。并且，具有高双极阻挡电压的模拟开关200的左侧还包括第一nt_n210c和第三nt_n210d,它们形成了在x_方向上从第一端延伸至第二端的垂直段。第一 nt_n210c和第三nt_n210d的第一端和第二端被在x_方向上延伸的第三和第四水平段连接。按照这样的方式，第三水平段、第一 nt_n210c、第四水平段和第三nt_n210d连续地连接以形成第二矩形环224，当沿与具有高双极阻挡电压的模拟开关200的表面垂直的Z-方向看时第二矩形环224围绕第一 PW94a。
[0079]在图5C中对称平面202的的右侧，具有高双极阻挡电压的模拟开关200包括第十nt_n210a’和第七nt_n210b’，它们形成了在X-方向上从第一端延伸至第二端的垂直段。第十nt_n210a’和第七nt_n210b’的第一端和第二端被在x_方向延伸的第五和第六水平段连接。按照这样的方式，第五水平段、第十nt_n210a’、第六水平段和第七nt_n210b’连续地连接以形成第三矩形环226，当从与具有高双极阻挡电压的模拟开关200的表面相垂直的Z-方向看时第三矩形环226围绕第六PW94a’。并且，具有高双极阻挡电压的模拟开关200的右侧还包括第六nt_n210c’和第八nt_n210d’,它们形成在x_方向上从第一端延伸至第二端的垂直段。第六nt_n210c’和第八nt_n210d’的第一端和第二端被在上x_方向上延伸的第七和第八水平段连接。按照这样的方式，第七水平段、第六nt_n210c、第八水平段和第八nt_n210d’连续地连接以形成第四矩形环228，当从与具有高双极阻挡电压的模拟开关200的表面相垂直的Z-方向看时第四矩形环228围绕第五PW94b’。
[0080]具有高双极阻挡电压的模拟开关200还包括围绕第一至第四环222，224，226和228的第一矩形区域230。除了第一至第四环222，224，226和228以及第一、第二、第六和第五PW94a,94b,94a’和94b’所覆盖的区域之外,第一矩形区域230包围的剩余区域形成了 η-阱，由此第五NW92c被布置在第二和第三环224和226之间，第一 NW92a被布置在第一和第二环222和224之间，而且第五NW92a’被布置在第三和第四环226和228之间。并且,第三和第六η-阱区域92b和92b’被布置成邻接第三和第八nt_n210d和210d’。
[0081]具有高双极阻挡电压的模拟开关200还包括由第四本征η型区域210e形成的第五环。第四η型区域210的内边缘与第一矩形区域230之间所夹的区域形成了第三ρ_阱区域94c形成的P型阱的连续环。具有高双极阻挡电压的模拟开关200还包括本征P型区域212a形成的第六环。本征P型区域212a的内边缘与第四本征η型区域210e的外边缘之间所夹的区域形成了第四NW92d所形成的η-阱的连续环。具有高双极阻挡电压的模拟开关200还包括围绕本征P型区域212a的第四PW94d。
[0082]如结合图5A和5B的截面图所描述的那样,第一(PG)终端206a (未不出)电连接至包围在第一环222内的第一 PW94a。虽然出于清楚的原因而未示出，但是第三(PG)终端206a’电连接至包围在第四环228内的第六PW94a’。并且，第二(SIG)终端208a (未示出)电连接至包围在第二环224内的第二PW94b。虽然出于清楚的原因而未示出，但是第四终端208a’电连接至包围在第三环226内的第五PW94b’。并且，第二和第四终端208a和208a’可连接至形成单个SIG终端。
[0083]图6A图示出图5A-5C所示的根据一个实例实施例的具有高双极阻挡电压的模拟开关200的测试实验结果。具体地，在所示实施例中，第一至第五nt_n宽度(I1 - d5和nt_P宽度d6大约为I μ m。在本实施例中，具有高双极阻挡电压的模拟开关200被设计成满足4kV人体模型(HBM)的要求。测量结构包括第一终端206以及第四PW94d处的Kelvin连接，它们在Vss彼此连接。下方的X轴表示施加在第一和第二终端206和208之间的传输线脉冲(TLP)电压，y轴表示响应于所施加的电压而在第一和第二终端206和208上测得的TLP电流。上方的X轴表示泄漏电压(该示例中为+/-20V)下测得的泄漏电流。
[0084]正脉冲1-V部分252a和负脉冲I_V部分252b表示具有高双极阻挡电压的模拟开关200在相反极性下的TLP电流-电压(1-V)特征。具体地，TLP 1-V特征表示采用10ns脉冲宽度和2ns上升时间的准静态TLP扫描。正脉冲1-V部分252a表示响应于第二终端208上的相对于第一终端206的正电压应力的TLP 1-V特征。负脉冲1-V部分252b表示响应于第二终端208上的相对于第一终端206的负电压应力的TLP 1-V特征。在该示例中，对于正负脉冲1-V扫描，具有高双极阻挡电压的模拟开关200被配置成分别在大约+/-22V的+/Vtk下触发。并且，一旦触发，所示的具有高双极阻挡电压的模拟开关200具有两者极性的大约8V的保持电压+/_VH。
[0085]正泄漏1-V部分256a和负泄漏I_V部分256b表示在y轴上的TLP电流表示的相应TLP脉冲之后测得的+/-20V下测得的泄漏电流。具有增大的TLP脉冲电压的相对不变的泄漏电流水平表示，具有高双极阻挡电压的模拟开关200未被TLP脉冲的高电压/电流所损害。如所示，泄漏电流保持稳定并且在产生正负脉冲1-V部分252a和252b的整个过程中都处于200pA以下，这表明装置稳健性至少高达+/-4.5A。
[0086]正寄生脉冲1-V部分254a和负寄生脉冲I_V部分254b表示相反极性下的具有高双极阻挡电压的模拟开关200的寄生双极脉冲电流-电压(1-V)特征。寄生脉冲1-V特征表示采用10ns脉冲宽度和2ns上升时间的准静态TLP扫描。正寄生脉冲1-V部分254a表示响应于第二终端208上相对于连接至衬底电势Vss的Kelvin连接的正电压应力的脉冲1-V特征。负寄生脉冲1-V部分254b表示响应于负电压应力on第一终端206上相对于连接至衬底电势Vss的Kelvin连接的脉冲1-V特征。在本示例中，负寄生脉冲1-V部分254a和254b，具有高双极阻挡电压的模拟开关示出了通过寄生双极的高电阻传导以及寄生PNPNSCR装置的Vtk paea是超过+/-22V的+/-Vtk的阱，其不会不利地影响具有高双极阻挡电压的模拟开关200的稳健性。
[0087]图6B示出了室温下测得的图5A的根据一个实施例的具有高双极阻挡电压的模拟开关200的低电流DC电流-电压特征。X轴表示施加在第一和第二终端206和208之间的电压，y轴表示响应于所施加的电压而在第一和第二终端206和208上测得的绝对电流。正扫描部分260b表示了具有高双极阻挡电压的模拟开关200的响应于第二终端208上相对于第一终端206的正电压应力的电流-电压特征。负扫描部分260a表不了具有高双极阻挡电压的模拟开关200的响应于第二终端208上相对于第一终端206的负电压应力的电流-电压特征。如针对正负扫描两者的低绝对电流值(<1ηΑ)所示，双向装置200的核心NPNPN双向SCR装置的+/Vtk没有超过+/-20V。类似地，低绝对电流值表明寄生PNPN SCR装置的Vtkpaea没有超过+/-20V。
[0088]图6C示出了图6C所示的根据一个实施例的设计用于大于10000VHBM应力电流处理能力的具有高双极阻挡电压的模拟开关200在室温下测得的准静态脉冲电流-电压特征(TLP)。X轴表不施加在第一和第二终端206和208之间的脉冲电压，y轴表不响应于所施加的电压而在第一和第二终端206和208测得的绝对电流。在该测量结构中，第一终端206和第四PW94d处的Kelvin连接在Vss彼此连接。正脉冲1-V部分262b表示具有高双极阻挡电压的模拟开关200响应于第二终端208上相对于第一终端206的正电压应力的TLP特征。负脉冲1-V部分262a表示具有高双极阻挡电压的模拟开关200响应于第二终端208上相对于第一终端206的负电压应力的TLP特征。对于正负扫描,具有高双极阻挡电压的模拟开关200被配置成在大约+/-24V的+/Vtk下触发。并且，正负扫描的对称性表明寄生PNPN SCR装置的Vtk PAKA没有超过+/-25V。Upon触发，具有高双极阻挡电压的模拟开关200具有两种极性下的大约5V的保持电压+/_VH。
[0089]图7A至7C图示出根据另一实施例的具有高双极阻挡电压的模拟开关。除了本征η型和本征P型区域，有源区域在各种位置的布置也可得到诸如Vtk之类的器件参数的其它定制性。在图7Α至7C，处于简洁的目的而未示出诸如隔离物区域之类的一些细节。
[0090]图7Α至7C分别图示出具有高双极阻挡电压的模拟开关310，320和330。每个具有高双极阻挡电压的模拟开关310，320和330包括ρ型衬底(P-SUB) 88和形成在P-SUB88中的深η-阱区域(DNW) 90。具有高双极阻挡电压的模拟开关310，320和330包括第一 ρ型阱区域(PW)94a、第二 ρ型阱区域(PW)94b和布置在第一和第二 ρ型阱区域之间的第一η型阱区域(NW) 92a。第一 ρ型阱区域(PW) 94a、第二 ρ型阱区域PW94b和第一 η型阱区域(NW) 92a被形成在DNW90中。第一 NW92a布置在第一和第二 PWs94a和94b之间。
[0091]具有高双极阻挡电压的模拟开关310，320和330还包括处于第一 PW94a和第一NW92a之间的第一本征η型区域(nt_n) 302a以及处于第二 PW94b和第一 NW92a之间的第二本征η型区域(nt_n)302b。nt_n区域由类似的方法形成并且具有类似的掺杂水平，如上结合图5A所述。
[0092]具有高双极阻挡电压的模拟开关310，320和330包括第一 NW92a，第一 nt_n96b和第二 nt_n96a，其被配置成形成双向PNP双极晶体管的基极。并且，第二 PW94b被配置成形成双向PNP双极晶体管的集电极/发射极。此外，第一 PW94a被配置成形成双向PNP双极晶体管的发射极/集电极(E/C)，第二 PW94b被配置成形成双向PNP双极晶体管的集电极/发射极(C/E)。DNW90围绕双向PNP双极晶体管。同样类似于图5A和5B，具有高双极阻挡电压的模拟开关310，320和330还包括布置在第一 PW94a中的第一 η型有源(Ν+)区域97a以及布置在第二 PW94b中的第二 η型有源(Ν+)区域97b。第一 N+区域97a、第一 PW94a和DNW90被配置成形成第一 NPN双极晶体管的发射极、基极和集电极。第一终端VL通过第一P+区域98a连接至第一 NPN双极晶体管的基极而且还通过第一 N+区域97a连接至第一NPN双极晶体管的发射极。并且，第二 N+区域97b、第二 PW94b和DNW90被配置成形成第二NPN双极晶体管的发射极、基极和集电极。第二终端VH通过第二 P+区域98b连接至第二NPN双极晶体管的基极而且还通过第二 N+区域97b连接至第二 NPN双极晶体管的集电极。具有高双极阻挡电压的模拟开关310，320和330进一步包括分别与第一 PW94a和第二PW94b邻接的第三和第四本征η型区域(nt_n)302c和302d。具有高双极阻挡电压的模拟开关310，320和330进一步包括分别与第四和第三本征η型区域302d和302c邻接的第二和第三η型阱区域NW92c和92b，由此第三nt_n302c插入第二 NW92b和第一 PW94a，而且第四nt_n302d插入第二 PW94b和第三NW92c。
[0093]图7B的具有高双极阻挡电压的模拟开关320类似于具有高双极阻挡电压的模拟开关310，不同之处在于具有高双极阻挡电压的模拟开关320还包括第三η型有源(Ν+)区域304a(其部分地形成在第一 PW94a中而且部分地形成在第一 nt_n302a中)和第四η型有源(Ν+)区域304b (其部分地形成在第二 PW94b中而且部分地形成在第二 nt_n302b中)。
[0094]图7C的具有高双极阻挡电压的模拟开关330类似于具有高双极阻挡电压的模拟开关310，不同之处在于具有高双极阻挡电压的模拟开关330还包括第三ρ型有源(P+)区域306a(其部分地形成在第一 PW94a中而且部分地形成在第一 nt_n302a中)和第四ρ型有源(Ρ+)区域306b (其部分地形成在第二 PW94b而且部分地形成在第二 nt_n302b中)。
[0095]根据实施例，图7B的具有高双极阻挡电压的模拟开关320的结构的触发电压Vtk电平可低于图7A的具有高双极阻挡电压的模拟开关310的结构以及图7C的具有高双极阻挡电压的模拟开关330。图7C的具有高双极阻挡电压的模拟开关330的结构的触发电压Vtk电平可高于图7B的具有高双极阻挡电压的模拟开关320但是低于图7C的具有高双极阻挡电压的模拟开关330的结构。图7A的具有高双极阻挡电压的模拟开关310的结构的触发电压Vtk电平可高于图7B的具有高双极阻挡电压的模拟开关320的结构而且高于图7C的具有高双极阻挡电压的模拟开关330的结构。
[0096]采用上述保护方案的装置可实施在各种电子装置和接口应用中。电子装置的示例可包括但不限于消费电子产品、消费电子产品的部分、电子测试设备、高稳健性工业等。电子装置的示例还可包括光网或其它通信网络的电路。消费电子产品可包括但不限于移动电话、电话、手持计算机、个人数字助理(PDA)、汽车、车辆引擎管理控制器、传输控制器、安全带控制器、防抱死制动系统控制器、摄像录像机、相机、数码相机、便携存储芯片、扫描器、多功能外围设备等。而且，电子装置可包括未完工的产品。包括用于工业、医疗和汽车应用的女口广叩ο
[0097]前述说明以及权利要求可表示被“连接”或“耦接”在一起的元素或特征。就此处的使用而言，除非相反地明确说明，否则“连接”指的是一个元素/特征直接或间接连接至另一元素/特征，并且并非必须是机械的。类似地，除非相反地明确说明，否则“耦接”指的是一个元素/特征直接或间接耦接至另一元素/特征，并且并非必须是机械的。因此，虽然附图所示的各种方案描绘了元素和组件的示例配置，但是其它的插入元素、装置、特征或组件可出现在实际实施例中(假设所示电路的功能不会受到不利的影响)。
[0098]虽然已经针对具体实施例描述了本发明，但是对于本领域普通技术人员而言显而易见的其它实施例，包括不提供前述所有特征和优势的实施例，也包含在本发明的范围内。而且，上述各种实施例可组合以提供进一步的实施例。而且，一个实施例中示出的具体特征也可并入其它实施例。从而，本发明的范围仅仅由所附权利要求所限定。
【权利要求】
1.一种用于保护以防止瞬态电事件的设备，包括: P型衬底； 第一 P型阱区域、第二 P型阱区域、以及布置在第一和第二 P型阱区域之间的第一 η型阱区域； 布置在第一 P型阱区域η型阱区域之间的第一本征η型区域； 布置在第二 P型阱区域和η型阱区域之间的第二本征η型区域； 围绕双向PNP双极晶体管的深η型阱区域；以及 其中第一 P型阱区域被配置成双向PNP双极晶体管的发射极/集电极， 其中第一本征η型区域、第一 η型阱区域和第二本征η型区域被配置成双向PNP双极晶体管的基极，以及 其中第二 P型阱区域被配置成双向PNP双极晶体管的集电极/发射极。
2.根据权利要求1所述的设备，其中第一本征η型区域、第一η型阱区域和第二本征η型区域被配置成形成双向PNP双极晶体管的缓冲Ν-/Ν/Ν-基极。
3.根据权利要求1所述的设备，其中第一本征η型区域具有第一本征区域宽度，第二本征η型区域具有第二本征区域宽度，第一和第二本征区域宽度处于大约0.5 μ m和大约2 μ m之间的范围内。
4.根据权利要求3所述的设备，其中第一本征区域宽度基本上不同于第二本征区域宽度。
5.根据权利要求1所述的设备，进一步包括: 布置在第一 P型阱区域中的第一 η型有源区域， 其中第一 η型有源区域、第一 P型阱区域和深η型阱区域被配置成第一 NPN双极晶体管的发射极、基极和集电极； 以及 布置在第二 P型阱区域中的第二 η型有源区域， 其中第二 η型有源区域，第二 P型阱区域，and深η型阱区域被配置成第二 NPN双极晶体管的发射极、基极和集电极。
6.根据权利要求5所述的设备，其中双向PNP双极晶体管的发射极/集电极被电连接至第一 NPN双极晶体管的基极，双向PNP双极晶体管的集电极/发射极被电连接至第二 NPN双极晶体管的基极，而且双向PNP双极晶体管的基极被电连接至第一和第二 NPN双极晶体管的集电极，以使得第一 NPN双极晶体管、双向PNP双极晶体管和第二 NPN双极晶体管被配置成NPNPN双向半导体器件。
7.根据权利要求6所述的设备，进一步包括:布置在第一P型阱区域中并且电连接至第一 NPN双极晶体管的基极的第一 P型有源区域、以及布置在第二 P型阱区域中并且电连接至第二 NPN双极晶体管的基极的第二 P型有源区域。
8.根据权利要求7所述的设备，进一步包括:形成在第一P-阱区域中的第一电阻器，其中第一 P型有源区域通过第一电阻器连接至第一 NPN双极晶体管的基极，进一步包括:形成在第二 P-阱区域中的第二电阻器，其中第二 P型有源区域通过第二电阻器连接至第二NPN双极晶体管的基极。
9.根据权利要求9所述的设备，其中第二P型阱区域具有第一侧和第二侧，其中第二 P型阱区域的第一侧邻接第二本征η型区域，设备进一步包括:布置在第二 P型阱区域的第二侧上的第二 η型阱区域(92c)。
10.根据权利要求9所述的设备，其中第一P型阱区域具有第一侧和第二侧，其中第二P型阱区域的第二侧邻接第一本征η型区域，设备进一步包括:布置在第一 P型阱区域的第一侧上的第三η型阱区域。
11.根据权利要求10所述的设备，其中第三η型阱区域具有第一侧和第二侧，其中第三η型阱区域的第二侧邻接第一 P型阱区域，设备进一步包括:布置在第三η型阱区域的第一侧上的第三P型阱区域。
12.根据权利要求11所述的设备，进一步包括:介于第三η型阱区域和第三P型阱区域之间的第三本征η型区域。
13.根据权利要求12所述的设备，其中第三P型阱区域、深η型阱和第二P型阱区域被配置成寄生PNP双极晶体管(148)。
14.根据权利要求11所述的设备，进一步包括:介于第三η型阱区域和第一P型阱区域之间的第三本征η型区域。
15.根据权利要求14所述的设备，其中第三P型阱区域具有第一侧和第二侧，其中第三P型阱区域的第二侧邻接第三η型阱，设备进一步包括:布置在第三P型阱区域的第一侧上的第四η型阱区域。
16.根据权利要求15所述的设备，进一步包括:介于第四η型阱区域和第三P型阱区域(94c)之间的第四本征η型区域。
17.根据权利要求16所述的设备，其中第四η型阱区域具有第一侧和第二侧，其中第四η型阱区域的第二侧邻接第四本征η型区域，设备进一步包括:布置在第四η型阱区域的第一侧上的第四P型阱区域。
18.根据权利要求17所述的设备，进一步包括:介于第二P型阱区域和第二 η型阱区域之间的第五本征η型区域。
19.根据权利要求18所述的设备，进一步包括:介于第五P型阱区域和第四η型阱区域之间的第一本征P型区域。
20.根据权利要求19所述的设备，其中第四P型阱区域、深η型阱区域和第二P型阱区域被配置成形成寄生双向PNP双极晶体管的发射极、基极和集电极。
21.根据权利要求20所述的设备，其中第五本征η型区域和第二η型区域被连接成形成第一环，在从与P型衬底的第一表面垂直的方向观察时第一环围绕第二 P型阱区域。
22.根据权利要求21所述的设备，其中第一本征η型区域and第三η型区域被连接成形成第二环，在从与P型衬底的第一表面垂直的方向观察时第二环围绕第一P型阱区域。
23.根据权利要求22所述的设备，其中第四本征η型区域形成围绕第一和第二环的第三环。
24.根据权利要求1所述的设备，其中第一和第二本征η型区域具有介于大约lxl014cm_3和大约lxl015cm_3之间的范围内的掺杂浓度。
【文档编号】H03K17/60GK104184443SQ201410219317
【公开日】2014年12月3日 申请日期:2014年5月23日 优先权日:2013年5月24日
【发明者】J·A·塞尔瑟多, K·斯威特兰 申请人:美国亚德诺半导体公司