一种开关电容型比较器的失调校正电路及其控制方法
【专利摘要】本发明公开了一种开关电容型比较器的失调校正电路及其控制方法，所述电路包括开关电容性比较器、校正电路和输出电路。开关电容型比较器包含依次连接的差分输入电路、预放大器和锁存器。校正电路包含校准输出采样模块、校准处理模块和补偿模块，校准输出采样模块的输入端连接锁存器的输出端，校准输出采样模块的输出端连接校准处理模块的输入端，校准处理模块的输出端连接补偿模块的输入端，补偿模块的输出端连接锁存器。本发明在进行校准时不需要中断比较器的正常工作，提高了工作效率。
【专利说明】-种开关电容型比较器的失调校正电路及其控制方法
【技术领域】
[0001] 本发明属于比较器【技术领域】，特别涉及了一种开关电容型比较器的失调校正电路 及其控制方法。
【背景技术】
[0002] 随着集成电路工艺的发展，器件的尺寸越来越小，比较器速度进一步提升，而功耗 进一步降低，但是尺寸缩小所致的器件失配越来越严重，进而比较器的失调电压增加，相应 地限制了动态比较器的分辨率。一种广泛用来降低比较器失调电压的影响的方法是在动态 比较器前面放置一个预放大器，假设预放大器的失调电压小于比较器的失调电压，则预放 大器的增益就减小了比较器失调电压的影响。然而尺寸缩小使得预放大器的失调电压增 力口，增加器件尺寸可以提高匹配度，但是这通常会增加功耗。
[0003] 图1为典型的开关电容型比较器的电路图，该开关电容型比较器包括差分输入 电路、预放大器和锁存器，当时钟信号Qi和Q lp为高电平时，差分输入电路对差分输入信号 (Vin、Vip)和差分参考信号（t p、Vm)同时采样，当时钟信号Qlb为高电平时，差分输入电路计 算出的电压值，送入预放大器，在时钟信号〇 2的上升沿，锁存器得到比较 结果，并输出数字信号D^。
[0004] 通过增加校正电路可以降低比较器失调电压的影响。但是已有校准算法存在着各 种缺陷。如图2所示的一种常用的比较器失调校正电路图，该电路存在两种工作模式，在校 正模式下，短路开关S shOTt在时钟信号Qeali为高电平时将预放大器的输入端短路，此时比较 器在存在失调电压的情况下输出数字信号" 1"或者"0"，然后均值模块将锁存器输出的数 字信号Dwt求平均数，补偿模块根据平均数生成补偿值，将该补偿值送给比较器进行失调电 压补偿。如图3所示的一种改进的比较器失调校正电路图，将短路开关加在开关电容的输 入端进行校正。但以上方法都存在缺陷：对比较器进行失调校准时，需要中断比较器的正常 工作，校准结束后将校准值保存，而且这种校准不能跟踪温度、电压、应力等外界环境的变 化。同时上述增加短路开关的做法增加了预放大器的输入端电容或者增加了前级的负载。
【发明内容】
[0005] 为了解决上述【背景技术】存在的问题，本发明旨在提供一种开关电容型比较器的失 调校正电路及其控制方法，不但避免在进行校准时中断比较器的正常工作，且不需要增加 短路开关。
[0006] 为了实现上述的技术目的，本发明的技术方案是：
[0007] -种开关电容型比较器的失调校正电路，包括开关电容型比较器、校正电路和输 出电路，所述开关电容型比较器包含依次连接的差分输入电路、预放大器和锁存器，差分输 入电路用于采样差分输入信号和差分参考信号。所述校正电路包含校准输出采样模块、校 准处理模块和补偿模块，所述校准输出采样模块的使能端接校准控制信号，校准输出采样 模块的输入端连接锁存器的输出端，校准输出采样模块的输出端连接校准处理模块的输入 端，校准处理模块的输出端连接补偿模块的输入端，补偿模块的输出端连接锁存器，所述输 出电路的使能端接输出控制信号，输出电路的输入端连接锁存器的输出端，输出电路的输 出端输出数字信号。其中，所述输出电路包含与非门，与非门的一个输入端连接锁存器的输 出端，它的另一个输入端接输出控制信号，与非门的输出端输出数字信号。所述与非门可以 采用 74LS00 或者 CD4011。
[0008] 本发明还包含一种用于上述开关电容型比较器的失调校正电路的控制方法，所述 输出电路受输出控制信号控制，校准输出采样模块受校准控制信号控制，当输出控制信号 控制输出电路正常工作的同时，校准控制信号控制校准输出采样模块不工作，此时电路处 于正常模式，输出电路正常输出数字信号；当输出控制信号控制输出电路不工作的同时，校 准控制信号控制校准输出采样模块正常工作，此时电路处于校正模式，锁存器将校准信号 经校正输出采样模块模块输出给校准处理模块，校准处理模块将接收到的校准数据转换为 模拟信号后送给补偿模块，补偿模块根据接收到的模拟信号生成补偿值并送给锁存器进行 补偿。
[0009] 采用上述技术方案带来的有益效果是：
[0010] (1)本发明在比较器进行失调校正时，不需要中断比较器的正常工作，提高工作效 率；
[0011] (2)本发明不需要加入短路开关，不增加预放大器的输入端电容或者增加了前级 的负载，减小输入信号在此处的衰减；
[0012] (3)本发明的校准跟随外界温度、电压和应力等的变化。
【专利附图】
【附图说明】
[0013] 图1是典型的开关电容型比较器的电路图；
[0014] 图2是一种常用的比较器失调校正电路图；
[0015] 图3是一种改进的比较器失调校正电路图；
[0016] 图4是符合本发明的一种开关电容型比较器的失调校正电路；
[0017] 图5是施加在图4上的各时钟信号的波形图。
[0018] 附图中的主要符号说明：
[0019] Vm为负参考电压信号，Vip为正输入电压信号，Vin为负输入电压信号，Vg为正参考 电压信号，Sp S2、S3、S4分别为第一开关电容、第二开关电容、第三开关电容、第四开关电容 的开关，Cp c2、c3、c4分别为第一开关电容、第二开关电容、第三开关电容、第四开关电容的 电容，Qi、Q lp、Q2、Qlb、Q21分别为各时钟信号。
【具体实施方式】
[0020] 以下将结合附图，对本发明的技术方案进行详细说明。
[0021] 如图4所示符合本发明的一种开关电容型比较器的失调校正电路，包括开关电容 型比较器、校正电路和输出电路，所述开关电容型比较器包含差分输入电路、预放大器和锁 存器，所述差分输入电路包括第一开关电容、第二开关电容、第三开关电容和第四开关电 容，第一开关电容的输入端接负参考电压信号V m，第二开关电容的输入端接正输入电压信 号vip，第三开关电容的输入端接负输入电压信号v in，第四开关电容的输入端接正参考电压 信号V#第一开关电容与第二开关电容的输出端均连接预放大器的正输入端，第三开关电 容与第四开关电容的输出端均连接预放大器的负输入端，第一开关电容包括依次连接的开 关Si和电容Ci，第二开关电容包括依次连接的开关s 2和电容c2，第三开关电容包括依次连 接的开关s3和电容c3，第四开关电容包括依次连接的开关s 4和电容c4。所述预放大器的输 出端连接锁存器的输入端，所述校正电路包含校准输出采样模块、校准处理模块和补偿模 块，校准输出采样模块的使能端接校准控制信号，校准输出采样模块的输入端连接锁存 器的输出端，校准输出采样模块的输出端连接校准处理模块的输入端，校准处理模块的输 出端连接补偿模块的输入端，补偿模块的输出端连接锁存器；所述输出电路包括与非门，与 非门的一个输入端接入输出控制信号q21，另一个输入端连接锁存器的输出端。信号G21为信 号Q21取非逻辑。
[0022] 本发明还包含一种用于上述开关电容型比较器的失调校正电路的控制方法，所述 输出电路受输出控制信号Q 21控制，校准输出采样模块受校准控制信号仏控制，当输出控制 信号Q21为高电平时与非门输出交替的高低信号，此时校准控制信号b为低电平，校准输出 采样模块不使能，此时电路处于正常模式；当输出控制信号Q21为低电平时，与非门持续输 出高电平，校准控制信号控制。 21为高电平，校准输出采样模块正常工作，此时电路处于校 正模式，锁存器将校准信号经校正输出采样模块模块输出给校准处理模块，校准处理模块 将接收到的校准数据转换为模拟信号后送给补偿模块，补偿模块根据接收到的模拟信号生 成补偿值并送给锁存器进行补偿。
[0023] 本发明的校正模式流程为：
[0024] 图5为施加在本实施例开关电容型比较器的失调校正电路上的各时钟信号的波 形图，第一开关电容的开关Si、第二开关电容的开关S 2、第三开关电容的开关S3和第四开关 电容的开关S4在时钟信号％和Q lp均为高电平时处于正常采样状态，预放大器的输入端处 于重置状态，Qlp为预放大器的输入端提供一共模电平，预放大器和锁存器采样到零输入值， 锁存器在时钟信号Q 2的上升沿得到校准输出信号并经校准输出采样模块将该校准信号送 给校准处理模块，校准处理模块将校准信号进行数模转换后送给补偿模块，补偿模块根据 接收到的模拟信号生成补偿值，并送给开关电容型比较器进行失调补偿。当时钟信号Q lb为 高电平时，差分输入电路计算（Vip-Vj-^p-Vj的电压值并送入预放大器，锁存器在时钟 信号Q 2的上升沿得到比较结果并通过与非门输出数字信号。经过有限个周期的校准，最终 失调电压在零点上下浮动。
[0025] 本发明可以用于任何差分输入电路的开关电容型比较器，并不限于本实施例所举 的开关电容型比较器。
[0026] 以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是 按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围 之内。
【权利要求】
1. 一种开关电容型比较器的失调校正电路，包括开关电容型比较器、校正电路和输出 电路，所述开关电容型比较器包含依次连接的差分输入电路、预放大器和锁存器，其特征在 于：所述校正电路包含校准输出采样模块、校准处理模块和补偿模块，所述校准输出采样模 块的使能端接校准控制信号，校准输出采样模块的输入端连接锁存器的输出端，校准输出 采样模块的输出端连接校准处理模块的输入端，校准处理模块的输出端连接补偿模块的输 入端，补偿模块的输出端连接锁存器，所述输出电路的使能端接输出控制信号，输出电路的 输入端连接锁存器的输出端，输出电路的输出端输出数字信号。
2. 根据权利要求1所述一种开关电容型比较器的失调校正电路，其特征在于：所述输 出电路包含与非门，与非门的一个输入端连接锁存器的输出端，它的另一个输入端接输出 控制信号，与非门的输出端输出数字信号。
3. 根据权利要求2所述一种开关电容型比较器的失调校正电路，其特征在于：所述与 非门采用74LS00。
4. 根据权利要求2所述一种开关电容型比较器的失调校正电路，其特征在于：所述与 非门采用⑶4011。
5. -种用于权利要求1或2所述一种开关电容型比较器的失调校正电路的控制方法， 其特征在于：所述输出电路受输出控制信号控制，校准输出采样模块受校准控制信号控制， 当输出控制信号控制输出电路正常工作的同时，校准控制信号控制校准输出采样模块不工 作，此时电路处于正常模式，输出电路正常输出数字信号；当输出控制信号控制输出电路不 工作的同时，校准控制信号控制校准输出采样模块正常工作，此时电路处于校正模式，锁存 器将校准信号经校正输出采样模块模块输出给校准处理模块，校准处理模块将接收到的校 准数据转换为模拟信号后送给补偿模块，补偿模块根据接收到的模拟信号生成补偿值并送 给锁存器进行补偿。
【文档编号】H03K5/24GK104113311SQ201410271633
【公开日】2014年10月22日 申请日期:2014年6月17日 优先权日:2014年2月28日
【发明者】朱从益, 张保宁, 吴俊杰 申请人:中国电子科技集团公司第十四研究所