一种线性工作功率mosfet管并联方法
【专利摘要】本发明涉及一种线性工作功率MOSFET管并联方法，该方法包括步骤：(1)根据MOSFET管开启电压最大值VGS(th)max和输入信号的电压Vc选取电阻R1、R2、R4、R5；(2)搭建MOSFET管V1的测试电路；(3)测试MOSFET管V1的栅极电压值V1G1和V1G2；(4)连接MOSFET管V2的测试电路；(5)测试MOSFET管V2的栅极电压值V2G1和V2G2；(6)计算MOSFET管V1和MOSFET管V2的等效参数V1th、V2th；(7)选取电流反馈回路的电阻参数R1'、R2'、R3'、R4'、R5'、R6'；(8)搭建并联电路；该方法可以将均流电路的开环放大倍数由几十倍降低到几倍，实现了较高精度的MOSFET管的均流，可以应用到电机控制等干扰较大的场合。
【专利说明】
【技术领域】
[0001] 本发明涉及一种线性工作功率MOSFET管并联方法，属于MOSFET管应用【技术领域】。 -种线性工作功率MOSFET管并联方法
【背景技术】
[0002] 功率MOSFET管具有驱动电路简单、无二次击穿等优点，常用于线性放大电路中。 在线性工作状态，通常功率MOSFET管的漏-源极电压较大，受其功率损耗的限制，其漏极 工作电流较小。为了提高功率MOSFET电路的输出能力，需要采用功率MOSFET管并联的方 法，增大电路的工作电流。通常功率MOSFET管的参数离散性较大，以栅极开启电压为例，其 最大误差可达2V。功率MOSFET管直接并联，其参数的差异会造成漏极电流相差较大，功率 MOSFET管的功耗相差较大，对应的结温相差较大，降低了 MOSFET管电路的可靠性，严重时 会造成功率MOSFET管烧毁。理想情况，各支并联的功率MOSFET管漏极电流相同，即实现功 率MOSFET管均流。
[0003] 实现功率MOSFET管均流的一种思路是从元器件入手，保证功率MOSFET管具有相 同的漏极电流?栅极-源极电压曲线。这种方法费时费力，代价较高，较难实现。
[0004] 实现功率MOSFET管均流的另一种思路是采用负反馈的方法。一种负反馈的方法 是在功率MOSFET管的源极串入电阻。功率MOSFET管的漏极电流越大，在源极电阻上的电 压越大，从而降低了栅极-源极电压，使漏极电流减小。源极电阻越大，均流效果越好，但输 出功率减小。该方法均流精度低，降低了输出功率，用于均流要求不高的场合。
[0005] 另一种负反馈的方法是在功率MOSFET管的源极串入小电阻，用以检测源极电流， 源极电流检测信号与输入指令进行比较，比较误差放大后控制栅极-源极电压，使漏极电 流与输入指令成相应的比例关系。漏极电流与输入指令的误差取决于反馈回路的开环增 益，开环增益越高，其误差越小。由于源极电阻较小，不会影响输出功率的大小。这种方法 可以获得较高的均流精度，但不适于干扰较大的场合，例如电机控制。为了获得较高的均流 精度，需要电流反馈电路有较高的回路增益，但用于电机控制时，电机电流会存在较大的波 动，较高的回路增益，使得电机电流波动放大较多，电机控制电路无法正常工作。
【发明内容】
[0006] 本发明的目的在于克服现有技术的上述不足，提供一种线性工作功率MOSFET管 并联方法，该方法可以将均流电路的开环放大倍数由几十倍降低到几倍，实现了较高精度 的MOSFET管的均流，可以应用到电机控制等干扰较大的场合。
[0007] 本发明的上述目的主要是通过如下技术方案予以实现的：
[0008] -种线性工作功率MOSFET管并联方法，包括如下步骤：
[0009] 步骤（一）、根据MOSFET管开启电压最大值VGS(th)max和输入信号的电压Vc按如 下公式选取电阻R1、电阻R2、电阻R4和电阻R5 :
【权利要求】
2.根据权利要求1所述的一种线性工作功率M0SFET管并联方法，其特征在于：所述步 骤（八）中形成并联电路的具体连接方法如下： 电阻R1'的一端连接信号源Vc，另一端连接运算放大器A1的负输入端，电阻R2'的 一端连接运算放大器A1的负输入端，另一端连接运算放大器A1的输出端，电阻R3' -端连 接运算放大器A1的负输入端，另一端连接M0SFET管VI的源端，运算放大器A1的输出端连 接M0SFET管VI的栅极，运算放大器A1的正输入端接地，M0SFET管VI的源端通过电流检 测电阻Rsl接地，电阻R4'的一端连接信号源Vc，另一端连接运算放大器A2的负输入端， 电阻R5'的一端连接运算放大器A2的负输入端，另一端连接运算放大器A2的输出端，电 阻R6' -端连接运算放大器A2的负输入端，另一端连接M0SFET管V2的源端，运算放大器 A2的输出端连接M0SFET管V2的栅极，运算放大器A2的正输入端接地，M0SFET管V2的源 端通过电流检测电阻Rs2接地，电源E通过负载RL连接M0SFET管VI的漏极和M0SFET管 V2的漏极。
【文档编号】H03K19/0944GK104065373SQ201410287083
【公开日】2014年9月24日 申请日期:2014年6月24日 优先权日:2014年6月24日
【发明者】孙仲华, 王天悦, 何实, 郭兴 申请人:北京控制工程研究所