差动信号传输器电路的制作方法
【专利摘要】一种差动信号传输器电路，包括一输出驱动器电路以及一漏电流阻止电路。输出驱动器电路用以根据一供应电源传送一对差动信号。漏电流阻止电路耦接至供应电源，用以于一电源开启状态将供应电源耦合至输出驱动器电路，以及于一电源关闭状态将供应电源与输出驱动器电路解耦合。本发明可阻止漏电流自传输通道流入供应电源，并可大幅提升高速信号传输效能。
【专利说明】
【技术领域】
[0001] 本发明关于一种差动信号传输器，特别是一种适用于高速差动信号传输的差动信 号传输器。 差动信号传输器电路
【背景技术】
[0002] 高清晰度多媒体接口（High Definition Multimedia Interface，缩写为 HDMI)为一 种全数字视频与音频接口，其适用于卫星信号接收机、蓝光光盘播放机、电脑以及电视等。 多个装备之间的连接可被简化为利用一个单一的HDMI缆线传送未经压缩的高品质视频与 音频信号。标准的HDMI接口具有19个接脚，其中包含用以传输数据与时脉信号的多个接 脚，以及设定于两个连接的装备间来传输信号的一显示数据通道（Display Data Channel, 缩写为DDC)接脚。
[0003] HDMI信号的传输为一种点对点的通讯协定，其中HDMI信号为一种高速差动信号， 并且其中点对点的通讯协定代表一信号源可将一视频信号传送至一屏幕装置。为了加强高 速差动信号的传输效能，需要一种全新的差动信号传输器。
【发明内容】
[0004] 本发明揭露一种差动信号传输器电路，包括一输出驱动器电路以及一漏电流阻止 电路。输出驱动器电路用以根据一供应电源传送一对差动信号。漏电流阻止电路耦接至供 应电源，用以于一电源开启状态将供应电源耦合至输出驱动器电路，以及于一电源关闭状 态将供应电源与输出驱动器电路解耦合。
[0005] 本发明可阻止漏电流自传输通道流入供应电源，并可大幅提升高速信号传输效 能。
【专利附图】
【附图说明】
[0006] 图1是显示根据本发明的一实施例所述的一通讯系统方块图。
[0007] 图2是显示根据本发明的一实施例所述的漏电流阻止电路方块图。
[0008] 图3是显示根据本发明的一实施例所述的电平移位器的一电路示意图。
[0009] 图4是显示根据本发明的另一实施例所述的漏电流阻止电路方块图。
[0010] 图5是显示根据本发明的一实施例所述的自动关闭电平移位器的一电路示意图。
【具体实施方式】
[0011] 为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施 例，并配合图式，作详细说明。
[0012] 图1是显示根据本发明的一实施例所述的一通讯系统方块图。通讯系统100可包 括一差动信号传输器电路110、一差动信号接收器电路120以及传输通道130。差动信号传 输器电路110用以根据数据信号D1与D2通过传输通道130传送一对差动信号，并且包含于 一系统芯片（System on Chip,缩写为SoC)或者一电子装置内，例如一手机、平板电脑、DVD 播放器、或其他。差动信号接收器电路120可被配置以通过传输通道130接收所述的根据 数据信号D1与D2所传送的该对差动信号，并且亦可包含于一系统芯片或者一电子装置内， 例如电视机、一屏幕或其他。传输通道130可以是晶片封装、印刷电路板走线、连接器、电缆 线、或其他装置等的其中一者或一者以上的结合。
[0013] 根据本发明的一实施例，差动信号传输器电路110可包括一输出驱动器电路140、 一对电阻R1与R2、以及一漏电流阻止电路150。输出驱动器电路140用以根据数据信号D1 与D2将该对差动信号传送至传输通道130。输出驱动器电路140可包括一电流源CS与两 个切换单元。一个切换单元耦接于电流源CS与电阻R1之间，并且接收数据信号D1，另一 个切换单元耦接于电流源CS与电阻R2之间，并且接收数据信号D2。根据本发明的一实施 例，切换单元可以是NM0S晶体管SN1与SN2,但本发明并不限于此。于本发明的其他实施例 中，切换单元亦可以是双极性接面晶体管（Bipolar Junction Transistor，缩写为BJT)，或 其他类型的场效应晶体管。
[0014] 电阻R1与R2耦接至输出驱动器电路140,用以与差动信号接收器电路120的电阻 R3与R4形成阻抗匹配。根据本发明的一实施例，电阻Rl、R2、R3与R4的阻值以设计为50 欧姆（Ohm)为较佳。漏电流阻止电路150耦接于供应电源V TX与输出驱动器电路140之间， 用以于一电源开启状态将供应电源VTX耦合至输出驱动器电路140,以及于一电源关闭状态 将供应电源V TX与输出驱动器电路140解耦合（decouple)。更具体地说，漏电流阻止电路 150可于电源开启状态将供应电源V TX供应至输出驱动器电路140,并且于电源关闭状态阻 止漏电流Lakage自传输通道130流入供应电源V TX。值得注意的是，于本发明的一些实施例 中，该对电阻R1与R2也可被视为输出驱动器电路140的一部分，因此本发明并不限于任一 种实施方式。
[0015] 电源开启状态与电源关闭状态的切换由包含该差动信号传输器电路110的一系 统或电子装置的一电源信号S POT"所控制。当该系统或电子装置被供电时，电源信号&。_具 有高电压电平（例如，非零电压），并且此时该系统或电子装置操作于电源开启状态。当系 统或电子装置不被供电时，电源信号S POT"具有低电压电平（例如，零电压），并且此时该系 统或电子装置操作于电源关闭状态。值得注意的是，供应电源V TX的电压电平可与电源信号 SP_的电压电平不同。
[0016] 传统设计中，当包含差动信号传输器电路的一系统或电子装置进入电源关闭状 态，但包含差动信号接收器电路的一系统或电子装置仍操作于电源开启状态时，来自差动 信号接收器电路的漏电流I^ kage会通过传输通道出现于差动信号传输器电路的输出驱动 器电路及供应电源ντχ，因而产生不良的影响。举例而言，当包含差动信号传输器电路的一 系统或电子装置具有特定的电源开启/关闭顺序时，漏电流L akage会致使系统或电子装置 无法正常开机，产生故障。
[0017] 然而，由于本发明的差动信号传输器电路110包含了漏电流阻止电路150,阻止漏 电流I^ kage于电源关闭状态自传输通道130流至供应电源VTX，因此可解决上述的漏电流问 题。
[0018] 图2是显示根据本发明的一实施例所述的漏电流阻止电路方块图。漏电流阻止 电路250可包括一第一切换单元、一第二切换单元与一电阻RX。第一切换单元耦接于供应 电源ντχ与输出端OUT之间。漏电流阻止电路150/250与该对电阻R1与R2耦接于输出端 OUT(或者，当该对电阻R1与R2被视为输出驱动器电路140的一部分时，漏电流阻止电路 150/250与输出驱动器电路140于耦接输出端OUT)。第二切换单元耦接于第一切换单元与 接地点GND之间。电阻RX耦接于输出端OUT与第一切换单元与第二切换单元的一连接点 Petri之间。电阻RX为一高阻值电阻。根据本发明的一实施例，电阻RX的一阻值可被设计 为50K欧姆（Ohm)，其中K代表1000。
[0019] 根据本发明的一实施例，第一切换单元可为一晶体管，包括耦接至供应电源VTX的 一第一电极，耦接至输出端OUT的一第二电极、以及耦接至连接点Petri的一控制电极。第 二切换单元可为一晶体管，包括稱接至接地点GND的一第一电极,稱接至连接点Petri的一 第二电极、以及耦接至电源信号S POT"的一控制电极。
[0020] 于本发明的较佳实施例中，第一切换单元可为一 PM0S晶体管PMX，其包括耦接至 供应电源VTX的一源极、耦接至输出端OUT的一漏极、以及耦接至连接点Petri的一栅极。 PM0S晶体管PMX的漏极还耦接至PM0S晶体管PMX的基极（body)。
[0021] 第二切换单元可为一 NM0S晶体管NMX，包括耦接至接地点GND的一源极、耦接至连 接点Petri的一漏极、以及耦接至电源信号SPOT"的一栅极。
[0022] 于电源开启状态，电源信号SPOTCT具有高电压电平。第二切换单元（例如，晶体管 NMX)响应电源信号SPOT"被导通，因而将连接点Petri的电压电平下拉至将近零伏特。第 一切换单元（例如，晶体管PMX)响应连接点Petri的电压电平被导通。因此，供应电源V TX 会被供应至输出驱动器电路140。虽然仍会有一些漏电流自输出端OUT通过电阻RX流至 NM0S晶体管NMX的漏极，但因电阻RX具有高阻值，此漏电流为可忽略的。
[0023] 根据本发明的一实施例，当第一切换单元由一晶体管（例如，晶体管PMX)所实施 时，此晶体管可被设计为具有相当高的宽长比（W/L)，以及相当小的导通电阻。因此，当第一 切换单元被导通时，供应电源V TX会以几乎不变的电压电平被供应至输出驱动器电路140， 因而不会影响到阻抗匹配。
[0024] 于电源关闭状态，电源信号SPOT"为零伏特，并且没有电源供应至输出驱动器电路 140。第二切换单元（例如，晶体管NMX))响应电源信号S POT"被关闭。此时，若包含差动信 号接收器电路120的系统或电子装置仍操作于电源开启状态，则供应电源V KX(例如，3. 3伏 特）将会呈现至输出端OUT。第一切换单元（例如，晶体管PMX)响应通过电阻RX耦接至晶 体管PMX的栅极的输出端OUT的高电压电平被关闭。因此，漏电流I^ kage不会流至供应电 源 vTX。
[0025] 根据本发明的一实施例，当第一切换单元由一晶体管（例如，晶体管PMX)所实施 时，晶体管PMX的漏极还可被稱接至晶体管PMX的基极（body)，使得本质二极管（intrinsic body diode) 270于电源关闭状态可被施予逆向偏压（reversed biased)。由于本质二极体 270被施予逆向偏压，并且晶体管PMX栅极端电压被拉高，晶体管PMX会被完全关闭。因此， 漏电流I^ kage可完全被阻挡而不会流至供应电源VTX。
[0026] 根据本发明的一实施例，漏电流阻止电路250可还包括一电平移位器260,电平移 位器260耦接至第二切换单元，并且用以改变电源信号S POT"的一电压电平，用以控制第二 切换单元于电源开启状态将供应电源VTX耦合至输出驱动器电路140,以及于电源关闭状态 提供一低电压电平至第二切换单元，用以将供应电源V TX与输出驱动器电路140解耦合。举 例而言，电源信号SPOTCT的电压电平范围可介于0伏特?1. 2伏特之间，并且电平移位器260 可用以将此电压电平改变为介于0伏特?3. 3伏特之间，用以对应至，例如，供应电源VTX的 电压电平。
[0027] 图3是显示根据本发明的一实施例所述的电平移位器的一电路示意图。电平移位 器360可包括用以接收电源信号S POTCT的一对输入切换单元、耦接于供应电源VTX与该对输 入切换单元之间的一对交互耦合的切换单元、以及反相器370与380。该对输入切换单元由 电源信号S P_所控制，并且可根据电源信号SP_将第一反相器380的输入端ON耦接至接 地点GND。该对输入切换单元可为一对NM0S晶体管MNP与MNN。该对交互耦合的切换单元 可根据电源信号S POT"将第一反相器380的输入端0N耦接至供应电源VTX。该对交互耦合 的切换单元可为一对交互耦合的PM0S晶体管MPP与MPN。
[0028] 反相器370具有一输入端耦接至电平移位器360的输入端IP，并且反相器380具 有一输出端耦接至电平移位器360的输出端0UT1。反相器370耦接至电源信号S POTe,，并且 可根据电源信号SPOT"的反相信号控制该对输入切换单元的其中一者。反相器380可根据 输入端0N的电压控制漏电流阻止电路的第二切换单元。反相器370与380可由不同的供 应电压驱动，例如，反相器370的供应电压可具有对应于电源信号S POT"的电压电平（例如， 1. 2伏特），而反相器380的供应电压可具有对应于供应电源VTX的电压电平（例如，3. 3伏 特）。值得注意的是，于本发明的一些实施例中，反相器380也可被视为不包含于电平移位 器360的一部分，因此本发明并不限于任一种实施方式。反相器380输入端0N的电压可由 电平移位器360通过改变电源信号S POT"的电压电平而产生。
[0029] 当电源信号SPOTOT为非零电压（例如，1. 2伏特）时，NM0S晶体管MNP会被导通，因 而拉低反相器380于输入端0N的电压电平。因此，反相器380可输出如同供应电源V TX的 高电压电平（例如，3. 3伏特）的信号。当电源信号SPOTCT为零电压时，NM0S晶体管MNN会 被导通，因而拉低PM0S晶体管MPP的栅极端电压电平，并且导通PM0S晶体管MPP。当PM0S 晶体管MPP被导通时，反相器380输入端0N的电压会被拉高至如同供应电源VTX的高电压 电平（例如，3.3伏特）。因此，反相器380会输出零伏特信号。
[0030] 图4是显示根据本发明的另一实施例所述的漏电流阻止电路方块图。漏电流阻止 电路450与图2所示的漏电流阻止电路250的操作以及大部分元件相同，因此，漏电流阻止 电路450的操作以及大部分元件的描述可参考至图2的相关介绍，并于此不再赘述。根据本 发明的一实施例，与漏电流阻止电路250不同之处在于，漏电流阻止电路450可包含自动关 闭电平移位器460,耦接至第二切换单元，用以改变电源信号S POT"的一电压电平，以控制第 二切换单元于电源开启状态将供应电源VTX耦合至输出驱动器电路140,以及于电源关闭状 态提供一低电压电平至第二切换单元，用以将供应电源V TX与输出驱动器电路140解耦合。
[0031] 图5是显示根据本发明的一实施例所述的自动关闭电平移位器的一电路示意图。 自动关闭电平移位器560可包括一电平移位器，例如图3所示的电平移位器360、以及一切 换单元，用以将供应电源V TX耦合至反相器580的输入端0N。有关于自动关闭电平移位器 560内的电平移位器的描述可参考至电平移位器360的相关介绍，并于此不再赘述。
[0032] 根据本发明的一实施例，新增于自动关闭电平移位器560的切换单元可以是一 PM0S晶体管MPL，PM0S晶体管MPL可包含耦接至接地点GND的一栅极、耦接至供应电源VTX 的一源极、以及耦接至反相器580的输入端ON的一漏极。PM0S晶体管MPL可被设计为一通 道长度很长的晶体管。举例而言，PMOS晶体管MPL的通道长度可远大于PMOS晶体管MPL的 通道宽度，使得PM0S晶体管MPL具有很小的宽长比（W/L)。于本发明的数个较佳实施例的 其中一者，PMOS晶体管MPL的一通道宽度可被设计为介于0. 5 μ m?1 μ m之间，以及一通道 长度可被设计为介于10 μ m?20 μ m之间。加入通道长度很长的PMOS晶体管MPL的目的 在于可将自动关闭电平移位器560的反相器580的输入端ON的电压电平微弱地拉高。更 具体的说，当包含差动信号传输器电路110的一系统或电子装置不被供电时，因反相器570 无供应电压，端点IP与IN(反向相器570的输出端）均为零伏特。如此一来，端点ON以及 输出端0UT1的电压电平无法被决定。为了解决此问题，通过通过PMOS晶体管MPL将反相 器580输入端ON的电压电平持续微弱地拉高，当包含差动信号传输器电路110的一系统或 电子装置不被供电时，反相器580可确保输出端0UT1维持在接地电压。由于PMOS晶体管 MPL为通道长度很长的晶体管，当输入端ON的电压电平于电源开启状态被晶体管MNP拉低 时，并不会造成显著的影响。
[0033] 根据本发明的一实施例，本发明所提出的差动信号传输器电路110可适用于高速 信号传输，并且可应用于高速串行连接接口，例如，HDMI、数字视频接口（Digital Visual Interface，缩写为 DVI)、以及最小化传输差动信号（Transition Minimized Differential Signaling，缩写为TMDS)等的信号传输。所述的该对差动信号可以是TMDS信号。通过漏 电流阻止电路150/250/450,差动信号传输器电路110的眼图以及高速信号传输效能可被 大幅提升，并且可解决上述的漏电流问题。
[0034] 权利要求中用以修饰元件的"第一"、"第二"、"第三"等序数词的使用本身未暗示 任何优先权、优先次序、各元件之间的先后次序、或方法所执行的步骤的次序，而仅用作标 识来区分具有相同名称（具有不同序数词）的不同元件。
[0035] 以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本 项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因 此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
[0036] 附图中符号的简单说明如下：
[0037] 100?通讯系统；
[0038] 110?差动信号传输器电路；
[0039] 120?差动信号接收器电路；
[0040] 130 ?通道；
[0041] 140?输出驱动器电路；
[0042] 150、250、450?漏电流阻止电路；
[0043] 260、360?电平移位器；
[0044] 460、560?自动关闭电平移位器；
[0045] 270?本质二极体；
[0046] 370、380、570、580 ?反相器；
[0047] CS?电流源；
[0048] D1、D2?数据信号；
[0049] GND?接地点；
[0050] IN、IP、0N ?输入端；
[0051] iLeakage ?漏电流；
[0052] NMX、MNN、MNP ?NM0S 晶体管；
[0053] R1、R2、R3、R4、RX ?电阻；
[0054] SPmrer?电源信号；
[0055] 0UT、0UT1 ?输出端；
[0056] Petri?连接点；
[0057] PMX、MPL、MPN、MPP ?PM0S 晶体管；
[0058] SN1、SN2 ?晶体管；
[〇〇59] VKX、VTX?供应电源。
【权利要求】
1. 一种差动信号传输器电路，其特征在于，包括： 一输出驱动器电路，用以根据一供应电源传送一对差动信号；以及 一漏电流阻止电路，耦接至该供应电源，用以于一电源开启状态将该供应电源耦合至 该输出驱动器电路，以及于一电源关闭状态将该供应电源与该输出驱动器电路解耦合。
2. 如权利要求1所述的差动信号传输器电路，其特征在于，该漏电流阻止电路包括： 一第一切换单元，耦接于该供应电源与该输出驱动器电路之间； 一第二切换单元，与该第一切换单元耦接于一连接点，并且耦接至一接地点；以及 一电阻，耦接于该输出驱动器电路与该连接点之间。
3. 如权利要求2所述的差动信号传输器电路，其特征在于，该第一切换单元为一晶体 管，包括耦接至该供应电源的一第一电极、耦接至该输出驱动器电路的一第二电极、以及耦 接至该连接点的一控制电极，并且该第二切换单元为一晶体管，包括耦接至该接地点的一 第一电极、耦接至该连接点的一第二电极、以及耦接至一电源信号的一控制电极，其中该电 源信号于该电源开启状态具有一高电压电平，并且于该电源关闭状态具有一低电压电平。
4. 如权利要求2所述的差动信号传输器电路，其特征在于，该第一切换单兀为一 PMOS 晶体管，具有一基极耦接至该PMOS晶体管的一漏极，并且该第二切换单元为一 NMOS晶体 管。
5. 如权利要求2所述的差动信号传输器电路，其特征在于，该漏电流阻止电路还包括： 一自动关闭电平移位器，耦接至该第二切换单元，用以改变一电源信号的一电压电平， 以控制该第二切换单元于该电源开启状态将该供应电源耦合至该输出驱动器电路，以及于 该电源关闭状态提供一低电压电平至该第二切换单元，用以将该供应电源与该输出驱动器 电路解耦合。
6. 如权利要求5所述的差动信号传输器电路，其特征在于，该自动关闭电平移位器包 括： 一第一反相器，由该供应电源所驱动，并且包括一输入端，用以根据该输入端的一电压 控制该第二切换单元； 一电平移位器，用以通过改变该电源信号于该电源开启状态的该电压电平，于该第一 反相器的该输入端产生该电压；以及 一第三切换单元，将该供应电源耦接至该第一反相器的该输入端。
7. 如权利要求6所述的差动信号传输器电路，其特征在于，该电平移位器包括： 一对输入切换单元，由该电源信号所控制，并且根据该电源信号将该第一反相器的该 输入端耦接至该接地点； 一对交互耦合的切换单元，耦接于该供应电源与该对输入切换单元之间，并且根据该 电源信号将该第一反相器的该输入端耦接至该供应电源；以及 一第二反相器，耦接至该电源信号，并且根据该电源信号的一反相信号控制该对输入 切换单元的其中一者。
8. 如权利要求1所述的差动信号传输器电路，其特征在于，该对差动信号为最小化传 输差动信号。
9. 如权利要求1所述的差动信号传输器电路，其特征在于，该输出驱动器电路包括： 一电流源； 一第四切换单元，耦接于该电流源与该漏电流阻止电路之间，并且接收一第一数据信 号；以及 一第五切换单元，耦接于该电流源与该漏电流阻止电路之间，并且接收一第二数据信 号， 其中该对差动信号由该输出驱动器电路根据该第一数据信号与该第二数据信号所传 送。
10. 如权利要求9所述的差动信号传输器电路，其特征在于，该输出驱动器电路还包括 一对电阻，各电阻耦接于该漏电流阻止电路与该第四切换单元或第五切换单元之间。
11. 如权利要求7所述的差动信号传输器电路，其特征在于，该第二反相器由对应于该 电源信号的该电压电平的一供应电压所驱动，并且其中该电源信号的该电压电平与该供应 电源的一电压电平不同。
12. 如权利要求6所述的差动信号传输器电路，其特征在于，该第三切换单元为一 PMOS 晶体管，包括耦接至该供应电源的一源极、耦接至该第一反相器的该输入端的一漏极、以 及耦接至该接地点的一栅极，并且其中该第三切换单元具有一通道，该通道的一宽度介于 0. 5μηι?Ιμπι之间，以及该通道的一长度介于10 μ m?20 μ m之间。
【文档编号】H03K19/0175GK104052457SQ201410325681
【公开日】2014年9月17日 申请日期:2014年7月9日 优先权日:2014年1月16日
【发明者】黄钧哲 申请人:威盛电子股份有限公司