一种新型上电复位电路的制作方法
【专利摘要】本发明提供了一种新型上电复位电路，包括基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元；所述基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元依次导线顺序连接，所述基准电流源单元的输入端与电源连接，所述触发器单元的输出端与复位控制输入端连接，所述电流镜单元的输出端还与掉电检测单元的输入端连接，所述延时单元的输出端还与触发器单元的输入端连接。本发明上电复位电路采用pF级的电容就能实现100ms以上的复位时间，适用于需要较长复位时间的大规模SoC系统；此外，上电复位信号的复位时间受温度影响较小，改善了改POR电路的温度特性，该电路使用的电阻和电容比较小，有利于片上集成。
【专利说明】—种新型上电复位电路
【技术领域】
[0001 ] 本发明涉及一种新型上电复位电路。
【背景技术】
[0002]随着CMOSIC的发展，片上集成系统(SoC)的集成度越来越高，功能越来越复杂，模拟系统和数字系统通常集成在同一块芯片上，并且采用统一的的电源供电。当电源上电的时候，需要一个复位信号来初始化数字电路中的存储单元，如数字寄存器，以及模拟电路中积分器等等，以确保整个芯片进入正常的工作状态。此外，芯片工作过程中电源电压过低时，也需要复位信号来防止芯片工作在不正常状态。因此上电复位电路(POR)是SoC中不可缺少的组成部分。目前的上电复位电路中普遍存在复位信号的时间短、复位信号时间长短受温度变化的影响大的问题。
[0003]中国专利ZL201320112392.1公开了一种用于液晶驱动电路的上电复位电路，该上电复位电路通过M个依次串联的MOS开关组有效延长其输出的上电复位信号RST维持高电平的时间，保证缓慢上电的情况下整个液晶驱动电路能够可靠地复位，解决了复位信号的时间短的问题，但是复位信号时间长短仍然受到温度变化的影响。
【发明内容】
[0004]为解决上述技术问题，本发明提供了一种新型上电复位电路，该新型上电复位电路通过基准电流源单元、电流镜单元、延时单元、掉电检测单元以及施密特触发器单元解决了复位信号时间短、复位时间受温度变化影响很大的问题。
[0005]本发明通过以下技术方案得以实现。
[0006]本发明提供的一种新型上电复位电路，包括基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元；所述基准电流源单元、电流镜单元、延时单元、掉电检测单元和触发器单元依次导线顺序连接，所述基准电流源单元的输入端与电源连接，所述触发器单元的输出端与复位控制输入端连接，所述电流镜单元的输出端还与掉电检测单元的输入端连接，所述延时单元的输出端还与触发器单元的输入端连接。
[0007]所述触发器单元为施密特触发器单元。
[0008]所述基准电流源单元包括电容Cl，电阻Rl，PMOS管MP1、MP2，NMOS管丽I?丽5，所述NMOS管MN4的栅极与NMOS管MN5的漏极连接后通过电容Cl与电源VDD连接；所述PMOS管MPl和MP2的源级均与电源VDD连接，所述PMOS管MPl和MP2的栅极相连接后与NMOS管MN4的漏极连接，所述NMOS管MN4的漏极与电流镜单元的输入端连接；所述PMOS管MPl和MP2的漏级分别与NMOS管丽1、丽2的漏极连接，所述NMOS管丽I和丽2的栅极相连接后与NMOS管丽I的漏极连接，所述NMOS管丽I的源级与NMOS管丽3的漏极连接，所述NMOS管MN3的栅极和漏极连接后与NMOS管MN5的栅极连接，所述NMOS管MN2的源级经电阻Rl与接地点VSS连接，所述NMOS管丽3、MN4、丽5的源级均与接地点VSS连接。
[0009]所述电流镜单元包括PMOS管MP3?MP6，NMOS管MN6?MN9，所述PMOS管MP3?MP6的源级均与电源VDD连接，所述PMOS管MP3的栅极与基准电流源单元的输出端连接，所述PMOS管MP3的漏极与NMOS管MN6的漏极连接，所述NMOS管MN6和MN7的栅极相连接后与NMOS管MN6的漏极连接，所述NMOS管MN7的漏极与PMOS管MP4的漏极连接，所述PMOS管MP4和MP5的栅极相连接后与PMOS管MP4的漏极连接，所述PMOS管MP5的漏极与NMOS管MN8的漏极连接，所述NMOS管MN8和MN9的栅极相连接后与NMOS管MN8的漏极连接，所述NMOS管MN8的漏极还与掉电检测单元的输入端连接，所述NMOS管MN9的漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的栅极与漏极相连接后与延时单元的输入端连接，所述NMOS管MN6?MN9的源级均与接地点VSS连接。
[0010]所述延时单元包括PMOS管MP7和电容C2，所述PMOS管MP7的源级与电源VDD连接，栅极与电流镜单元的输出端连接，PMOS管MP7的漏极经过电容C2与接地点VSS连接，所述PMOS管MP7的漏极还分别与掉电检测单元、触发器单元的输入端连接。
[0011]所述掉电检测单元包括PMOS管MP8?MP9，NMOS管丽10，电阻R2和二极管Dl ;所述PMOS管MP8的源级分别与延时单元的输出端、触发器单元的输入端连接，PMOS管MP8的栅极与NMOS管MNlO的漏极连接后与PMOS管MP9的漏极连接，所述PMOS管MP9的源级与电源VDD连接，栅极经电阻R2与电源VDD连接，所述PMOS管MP9的栅极还与二极管Dl的正极连接，所述二极管Dl的负极与接地点VSS连接，所述PMOS管MP8的漏极和NMOS管丽10的源级均与接地点VSS连接。
[0012]所述触发器单元包括PMOS管MPlO?MP13，NMOS管MNll?MN14，所述PMOS管MP10、MP13和NMOS管MN13的源级均与电源VDD连接，所述PMOS管MP10、MPll和NMOS管丽11、丽12的栅极相连接后与延时单元和掉电检测单元的输出端连接；所述PMOS管MPlO的漏极与PMOS管MPll的源级连接后与PMOS管MP12的源级连接；所述PMOS管MP12的漏极与接地点VSS连接，PMOS管MP12的栅极与NMOS管MN13的栅极相连接后分别与PMOS管MPll的漏极、NMOS管丽11的漏极、PMOS管MP13的栅极和NMOS管丽14的栅极连接；所述NMOS管MNll的源级和NMOS管MN12的漏极连接后与NMOS管MN13的漏极连接，所述PMOS管MP13和NMOS管丽14的漏极连接后与复位控制输入端连接，所述NMOS管丽12和丽14的源级与接地点VSS连接。
[0013]本发明的有益效果在于:上电复位电路主要由基准电流源单元、电流镜单元、延时单元、掉电检测单元以及施密特触发器单元五个模块构成。该POR电路采用pF级的电容就能实现10ms以上的复位时间，适用于需要较长复位时间的大规模SoC系统；此外由于基准电流源单元的引入，使得上电复位信号的复位时间受温度影响较小，改善了改POR电路的温度特性，该电路使用的电阻和电容比较小，有利于片上集成。
【专利附图】
【附图说明】
[0014]图1是本发明的原理框图；
[0015]图2是本发明基准电流源单元的电路图；
[0016]图3是本发明电流镜单元的电路图；
[0017]图4是本发明延时单元的电路图；
[0018]图5是本发明掉电检测单元的电路图；
[0019]图6是本发明触发器单元的电路图；
[0020]图中:101-基准电流源单元，102-电流镜单元，103-延时单元，104-掉电检测单元，105-触发器单元。
【具体实施方式】
[0021]下面进一步描述本发明的技术方案，但要求保护的范围并不局限于所述。
[0022]如图1所示的一种新型上电复位电路，包括基准电流源单元101、电流镜单元102、延时单元103、掉电检测单元104和触发器单元105 ;所述基准电流源单元101、电流镜单元102、延时单元103、掉电检测单元104和触发器单元105依次导线顺序连接，所述基准电流源单元101的输入端与电源连接，所述触发器单元105的输出端与复位控制输入端连接，所述电流镜单元102的输出端还与掉电检测单元104的输入端连接，所述延时单元103的输出端还与触发器单元105的输入端连接。
[0023]所述触发器单元105为施密特触发器单元。
[0024]如图2所示的基准电流源单元101，所述基准电流源单元101包括电容Cl，电阻Rl，PMOS管MP1、MP2，NMOS管MNl?MN5，所述NMOS管MN4的栅极与NMOS管MN5的漏极连接后通过电容Cl与电源VDD连接；所述PMOS管MPl和MP2的源级均与电源VDD连接，所述PMOS管MPl和MP2的栅极相连接后与NMOS管MN4的漏极连接，所述NMOS管MN4的漏极与电流镜单元102的输入端连接；所述PMOS管MPl和MP2的漏级分别与NMOS管丽1、丽2的漏极连接，所述NMOS管MNl和MN2的栅极相连接后与NMOS管MNl的漏极连接，所述NMOS管丽I的源级与NMOS管丽3的漏极连接，所述NMOS管丽3的栅极和漏极连接后与NMOS管丽5的栅极连接，所述NMOS管丽2的源级经电阻Rl与接地点VSS连接，所述NMOS管丽3、MN4、丽5的源级均与接地点VSS连接。基准电流源单元101具有一阶温度补偿，因而温度变化对复位信号的复位时间影响较小，所以通过适当调节相关参数，就能得到一个具有一阶温度补偿的基准电流。
[0025]如图3所示的基准电流源单元102，所述电流镜单元102包括PMOS管MP3?MP6，NMOS管MN6?MN9，所述PMOS管MP3?MP6的源级均与电源VDD连接，所述PMOS管MP3的栅极与基准电流源单元101的输出端连接，所述PMOS管MP3的漏极与NMOS管MN6的漏极连接，所述NMOS管MN6和MN7的栅极相连接后与NMOS管MN6的漏极连接，所述NMOS管MN7的漏极与PMOS管MP4的漏极连接，所述PMOS管MP4和MP5的栅极相连接后与PMOS管MP4的漏极连接，所述PMOS管MP5的漏极与NMOS管MN8的漏极连接，所述NMOS管MN8和MN9的栅极相连接后与NMOS管MN8的漏极连接，所述NMOS管MN8的漏极还与掉电检测单元104的输入端连接，所述NMOS管MN9的漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的栅极与漏极相连接后与延时单元103的输入端连接，所述NMOS管MN6?MN9的源级均与接地点VSS连接。
[0026]如图4所示的基准电流源单元103，所述延时单元103包括PMOS管MP7和电容C2，所述PMOS管MP7的源级与电源VDD连接，栅极与电流镜单元102的输出端连接，PMOS管MP7的漏极经过电容C2与接地点VSS连接，所述PMOS管MP7的漏极还分别与掉电检测单元104、触发器单元105的输入端连接。
[0027]如图5所示的基准电流源单元104,所述掉电检测单元104包括PMOS管MP8?MP9,NM0S管丽10，电阻R2和二极管Dl ;所述PMOS管MP8的源级分别与延时单元103的输出端、触发器单元105的输入端连接，PMOS管MP8的栅极与NMOS管丽10的漏极连接后与PMOS管MP9的漏极连接，所述PMOS管MP9的源级与电源VDD连接，栅极经电阻R2与电源VDD连接，所述PMOS管MP9的栅极还与二极管Dl的正极连接，所述二极管Dl的负极与接地点VSS连接，所述PMOS管MP8的漏极和NMOS管丽10的源级均与接地点VSS连接。
[0028]如图6所示的基准电流源单元105，所述触发器单元105包括PMOS管MPlO?MP13, NMOS管MNll?MN14，所述PMOS管MP10、MP13和NMOS管MN13的源级均与电源VDD连接，所述PMOS管MP10、MP11和NMOS管丽11、丽12的栅极相连接后与延时单元103和掉电检测单元104的输出端连接；所述PMOS管MPlO的漏极与PMOS管MPll的源级连接后与PMOS管MP12的源级连接；所述PMOS管MP12的漏极与接地点VSS连接，PMOS管MP12的栅极与NMOS管MN13的栅极相连接后分别与PMOS管MPll的漏极、NMOS管MNll的漏极、PMOS管MP13的栅极和NMOS管丽14的栅极连接；所述NMOS管丽11的源级和NMOS管丽12的漏极连接后与NMOS管丽13的漏极连接，所述PMOS管MP13和NMOS管丽14的漏极连接后与复位控制输入端连接，所述NMOS管丽12和丽14的源级与接地点VSS连接。
[0029]本发明在实际工作过程中，基准电流源单元101产生具有一阶温度补偿的基准电流，电流镜单元102复制并等比例减小该基准电流,这样给延时单元充电的电流只有nA级，从而采用一个PF级的电容就能得到复位时间为10ms以上的复位信号。
[0030]当电源电压低于开启电压时，基准电流源处于关断状态，延时单元103中的PMOS开关管MP7的漏级电压Va为低，Reset信号输出也为零；当电源电压继续上升，基准电流源开始工作，延时单元103中的PMOS开关管MP7开始给电容C2充电，从而PMOS开关管MP7的漏级电压Va开始增大，直至大于触发器单元105的高转换点电压，Reset信号翻转，输出为高。Reset信号的持续时间与流过PMOS开关管MP7的电流，电容C2以及触发器单元105的高转换点电压有关，流过PMOS开关管MP7的电流越小，电容C2越大，触发器单元105的高转换点电压值越大，Reset信号的持续时间就越长。
[0031]正常工作情况下，掉电检测单元104不工作，因为掉电检测单元104中电阻R2上的压降使PMOS开关管MP9导通，PMOS开关管MP9漏极电压Vb就被拉到电源电压VDD，从而关断PMOS开关管MP8。当电源电压出现扰动且低于掉电检测阈值电压时，PMOS开关管MP9关断，NMOS开关管MNlO拉低PMOS开关管MP9漏极电压VB，PM0S开关管MP8对电容C2进行快速放电，PMOS开关管MP7的漏级于触发器单元105的低转换点电压时，产生Reset信号。通过调整PMOS开关管MP10-MP12和NMOS开关管MN11-MN13的尺寸，可以改变低转换点电压和高转换点电压的值。当电源电压低于掉电检测单元104的阈值电压时，持续多久时间就可以被检测到取决于PMOS开关管MP8释放掉电容C2上的电荷的时间为掉电检测单元104可以检测的电源扰动的最短时间。
【权利要求】
1.一种新型上电复位电路，包括基准电流源单元(101)、电流镜单元(102)、延时单元(103)、掉电检测单元(104)和触发器单元(105)，其特征在于:所述基准电流源单元(101)、电流镜单元(102)、延时单元(103)、掉电检测单元(104)和触发器单元(105)依次导线顺序连接，所述基准电流源单元(101)的输入端与电源连接，所述触发器单元(105)的输出端与复位控制输入端连接，所述电流镜单元(102)的输出端还与掉电检测单元(104)的输入端连接，所述延时单元(103)的输出端还与触发器单元(105)的输入端连接。
2.如权利要求1所述的新型上电复位电路，其特征在于:所述触发器单元(105)为施密特触发器单元。
3.如权利要求1所述的新型上电复位电路，其特征在于:所述基准电流源单元(101)包括电容Cl，电阻Rl，PMOS管MPl、MP2，NMOS管MNl?MN5，所述NMOS管MN4的栅极与NMOS管丽5的漏极连接后通过电容Cl与电源VDD连接；所述PMOS管MPl和MP2的源级均与电源VDD连接，所述PMOS管MPl和MP2的栅极相连接后与NMOS管MN4的漏极连接，再与PMOS管MP2的漏极连接，所述NMOS管MN4的漏极与电流镜单元(102)的输入端连接；所述PMOS管MPl和MP2的漏级分别与NMOS管丽1、丽2的漏极连接，所述NMOS管丽I和丽2的栅极相连接后与NMOS管丽I的漏极连接，所述NMOS管丽I的源级与NMOS管丽3的漏极连接，所述NMOS管MN3的栅极和漏极连接后与NMOS管MN5的栅极连接，所述NMOS管MN2的源级经电阻Rl与接地点VSS连接，所述NMOS管丽3、MN4、丽5的源级均与接地点VSS连接。
4.如权利要求1所述的新型上电复位电路，其特征在于:所述电流镜单元(102)包括PMOS管MP3?MP6，NMOS管MN6?MN9，所述PMOS管MP3?MP6的源级均与电源VDD连接，所述PMOS管MP3的栅极与基准电流源单元(101)的输出端连接，所述PMOS管MP3的漏极与NMOS管MN6的漏极连接，所述NMOS管MN6和MN7的栅极相连接后与NMOS管MN6的漏极连接，所述NMOS管丽7的漏极与PMOS管MP4的漏极连接，所述PMOS管MP4和MP5的栅极相连接后与PMOS管MP4的漏极连接，所述PMOS管MP5的漏极与NMOS管MN8的漏极连接，所述NMOS管MN8和MN9的栅极相连接后与NMOS管MN8的漏极连接，所述NMOS管MN8的漏极还与掉电检测单元(104)的输入端连接，所述NMOS管MN9的漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的栅极与漏极相连接后与延时单元(103)的输入端连接，所述NMOS管MN6?MN9的源级均与接地点VSS连接。
5.如权利要求1所述的新型上电复位电路，其特征在于:所述延时单元(103)包括PMOS管MP7和电容C2，所述PMOS管MP7的源级与电源VDD连接，栅极与电流镜单元(102)的输出端连接，PMOS管MP7的漏极经过电容C2与接地点VSS连接，所述PMOS管MP7的漏极还分别与掉电检测单元(104)、触发器单元(105)的输入端连接。
6.如权利要求1所述的新型上电复位电路，其特征在于:所述掉电检测单元(104)包括PMOS管MP8?MP9，NMOS管丽10，电阻R2和二极管Dl ;所述PMOS管MP8的源级分别与延时单元(103)的输出端、触发器单元(105)的输入端连接，PMOS管MP8的栅极与NMOS管MNlO的漏极连接后与PMOS管MP9的漏极连接，所述PMOS管MP9的源级与电源VDD连接，栅极经电阻R2与电源VDD连接，所述PMOS管MP9的栅极还与二极管Dl的正极连接，所述二极管Dl的负极与接地点VSS连接，所述PMOS管MP8的漏极和NMOS管丽10的源级均与接地点VSS连接。
7.如权利要求2所述的新型上电复位电路，其特征在于:所述触发器单元(105)包括PMOS 管 MPlO ?MP13，NMOS 管 MNll ?MN14，所述 PMOS 管 MP10、MP13 和 NMOS 管 MN13 的源级均与电源VDD连接，所述PMOS管MP10、MP11和NMOS管丽11、丽12的栅极相连接后与延时单元(103)和掉电检测单元(104)的输出端连接；所述PMOS管MPlO的漏极与PMOS管MPll的源级连接后与PMOS管MP12的源级连接；所述PMOS管MP12的漏极与接地点VSS连接，PMOS管MP12的栅极与NMOS管MN13的栅极相连接后分别与PMOS管MPll的漏极、NMOS管丽11的漏极、PMOS管MP13的栅极和NMOS管丽14的栅极连接；所述NMOS管丽11的源级和NMOS管丽12的漏极连接后与NMOS管丽13的漏极连接，所述PMOS管MP13和NMOS管MN14的漏极连接后与复位控制输入端连接，所述NMOS管MN12和MN14的源级与接地点VSS连接。
【文档编号】H03K17/22GK104135255SQ201410373318
【公开日】2014年11月5日 申请日期:2014年7月30日 优先权日:2014年7月30日
【发明者】杨洁, 邹江, 彭侨 申请人:遵义师范学院