电压域间的通讯的制作方法
【专利摘要】本发明涉及电压域间的通讯。集成电路(6)包括结合实时时钟电路(12)的第一电压域(4)，实时时钟电路(12)经由通讯电路(18)与第二电压域内含有的处理电路(16)通讯。通讯电路(18)包括位于第一电压域(4)内的第一并串转换电路(24)、用于在电压域之间传递串行信号的电平移位电路(32)及位于该第二电压域中的第二并串电路(26)。
【专利说明】电压域间的通讯
【技术领域】
[0001]本发明涉及集成电路领域。具体而言，本发明涉及集成电路内不同电压域之间的通讯。
【背景技术】
[0002]提供在多个电压域中操作的集成电路为人们所熟知。例如，一电压域可经设计为低功率操作，诸如设计为实时时钟。该域可使用未经调节电源及厚的栅极氧化物晶体管。该集成电路内的其他电压域的目标可为低动态功率，且因此使用较低的调整电压，以支持处理器核心。当电压差增大，且对更低的功率消耗的需要亦增加时，在这些电压域之间通讯信号出现困难。
【发明内容】
[0003]从一方面可见，本发明提供一种集成电路，该集成电路包含:
[0004]第一处理电路，该第一处理电路位于第一电压域内，且经设置以在第一电压下操作；
[0005]第二处理电路，该第二处理电路位于第二电压域内，且经设置以在第二电压下操作，第二电压不同于第一电压；以及
[0006]通讯电路，该通讯电路耦接至第一处理电路及第二处理电路，且经设置以在第一处理电路与第二处理电路之间通讯一个或更多个多位信号；其由
[0007]通讯电路包括:
[0008]第一并串转换电路，该第一并串转换电路经设置以在一并行形式(由第一处理电路处理)与一串行形式之间转换所述一个或更多个多位信号，以便在第一电压域与第二电压域之间进行传递；
[0009]电平移位电路，该电平移位电路经设置以在第一电压与第二电压之间改变所述串行形式中的所述一个或更多个多位信号的电压电平；以及
[0010]第二并串转换电路，该第二并串转换电路经设置以在一并行形式(由第二处理电路处理)与一串行形式之间转换所述一个或更多个多位信号，以便在该第一电压域与该第二电压域之间进行传递。
[0011]本技术认识到在第一电压域与第二电压域之间通讯时，通过使用电平移位电路的各侧上的并串转换电路来减少需要电平移位电路在各域之间传递的信号的数目可获得的益处大于对与并串转换电路有关的额外开销的补偿。
[0012]尽管应了解第一处理电路可采取多种不同形式，本技术在第一处理电路包含经设置以产生实时时钟值的实时时钟电路时特别有用。这些实时时钟需要连续工作，且因此这些实时时钟经设计具有低功率。本技术使得与该实时时钟电路的专门的低功率电压域通讯更有效。
[0013]应了解，在两个电压域之间传递的多位信号可采取多种不同形式。在第一处理电路包含实时时钟电路的情况下，这些多位信号可包括以下一者或更多者:时间信号，该时间信号指示一实时值，该实时值待从实时时钟电路传递至第二处理电路；时间设定信号，该时间设定信号指示一实时值(实时时钟电路待设置为该实时值)，且该时间设定信号从第二处理电路被传递至实时时钟电路；警报设置信号，该警报设置信号指示警报值，在该警报值处实时电路触发警报操作，且该警报设置信号从第二处理电路被传递至实时时钟电路；以及警报信号，该警报信号指示达到警报的时间，且该警报信号从实时时钟电路被传递至第二处理电路。
[0014]第二处理电路可采取多种不同的形式。在与实时时钟电路连用的情景下，在一些实施例中，第二处理电路具有一个或更多个不活动的休眠模式，且实时时钟电路经设置以在达到预定实时值时触发第二处理电路中的唤醒反应，以致将第二处理电路从不活动模式转换为活动模式。
[0015]为减少电压域间的信号流量，在一些实施例中，第二处理电路包含阴影时间寄存器，其中来自实时时钟电路的阴影时间值被写入该阴影时间寄存器。第二处理电路可随后读取此阴影时间值，而不是读取来自实时时钟电路自身的时间值，进而避免横跨电压域边界传递信号的需要。
[0016]在一些实施例中，阴影寄存器可获取实时时钟值的快照(实时时钟值被定期更新)，以使得阴影时间值跟踪实时值。当第二处理电路处于不活动模式时，将不会执行该更新信号及跟踪操作。
[0017]实时时钟电路可为多个不同的其他处理电路实例提供服务，这些处理电路中的每一者可在他们各自的域中形成，或这些处理电路中的每一者可与第一处理电路共享电压域。在此情况下，其他处理电路中的每一者可具有用于执行并串转换的关联通讯电路及之前讨论的电平移位。因此，可在实时时钟电路之一的实例中提供使用本技术的接口的多个端口。
[0018]在一些实施例中，在电压域之间的接口间传递的多位信号可经受域边界之一侧上使用的第一编码与域边界的另一侧上使用的第二编码之间的转换。例如，在具有低静态功率和高动态功率的域内可有利地使用格雷(Gray)编码，以减少信号切换量,然而,在电压域边界的另一侧上，可使用常规二进制编码，因为该编码更直接易于存取，且易于标准处理技术进行操作。
[0019]在一些实施例中，第一电压域可为未经调节电压，因为对于很低功率的操作，电压的调节通常为功率低效。在一些实施例中，第一电压可源自电荷储存装置(诸如电池或超级电容器)，或可藉由能量收集获得，且第一处理电路可使用厚栅极氧化物晶体管，因为这些晶体管非常适用于低功率应用。
[0020]第二电压域可为经调节的电压，因为这允许在第二电压域内采用诸如动态电压及频率缩放的技术。第二电压通常低于第一电压。
[0021]从另一方面可见，本发明提供一集成电路，该集成电路包含:
[0022]第一处理装置，该第一处理装置用于执行第一处理，且位于第一电压域内且经设置以在第一电压下操作；
[0023]第二处理装置，该第二处理装置用执行第二处理，且位于第二电压域内且经设置以在第二电压下操作，第二电压不同于第一电压；以及
[0024]通讯装置，该通讯装置用于在第一处理电路与第二处理电路之间通讯一个或更多个多位信号；其中
[0025]通信装置包括:
[0026]第一并串转换装置，该第一并串转换装置用于在一并行形式(由第一处理电路处理)与一串行形式之间转换所述一个或更多个多位信号，以便在第一电压域与第二电压域之间进行传递；
[0027]电平移位装置，该电平移位装置用于在第一电压与第二电压之间改变所述串行形式中的所述一个或更多个多位信号之电压电平；以及
[0028]第二并串转换装置，该第二并串转换装置用于在一并行形式(由第二处理电路处理)与一串行形式之间转换所述一个或更多个多位信号，以便在第一电压域与第二电压域之间进行传递。
[0029]从另一方面可见，本发明提供一种操作集成电路的方法，该方法包含以下步骤:
[0030]用位于第一电压域内且经设置以在第一电压下操作的第一处理电路执行第一处理；
[0031]用位于第二电压域内且经设置以在第二电压(第二电压不同于第一电压)下操作的第二处理电路执行第二处理；以及
[0032]在第一处理电路与第二处理电路之间通讯一个或更多个多位信号；其由
[0033]通讯的步骤包括:
[0034]在一并行形式(由第一处理电路处理)与一串行形式之间转换所述一个或更多个多位信号，以便在第一电压域与第二电压域之间进行传递；
[0035]在第一电压与第二电压之间改变所述串行形式中的所述一个或更多个多位信号的电压电平；以及
[0036]在一并行形式(由第二处理电路处理)与一串行形式之间转换所述一个或更多个多位信号，以便在第一电压域与第二电压域之间进行传递。
[0037]从以下结合附图读取的说明性实施例的详细描述将显而易见上述内容及本发明的其他目标、特征及优势。
【专利附图】
【附图说明】
[0038]图1示意性地图示包括多个电压域的集成电路；
[0039]图2示意性地图示用于在多个电压域之间传递多位(mult1-bit)信号的通讯电路；
[0040]图3为流程图，该流程图示意性地图示将多位信号从第一域发送至第二域的过程；以及
[0041]图4为流程图，该流程图示意性地图示将多位信号从第二域发送至第一域的过程。
【具体实施方式】
[0042]图1示意性地图示集成电路2，集成电路2包括第一电压域4、第二电压域6及第三电压域8。第一电压域4在源自电荷储存装置(诸如电池或超级电容器)或藉由能量收集的未经调节电源的情况下操作，且第一电压域4使用厚栅极氧化物晶体管以用于低功率操作。第一电压域具有针对达成低电流泄露的设计，以允许第一电压域被连续通电，但是第一电压域遭受相对高的不利的动态功率消耗。第二电压域6遭受相对高电流泄露，但是具有相对低的动态功率消耗。第二电压域被供应调节电源，该调节电源可经功率闸控以减少功率消耗。对第二电压域的电源的功率闸控允许将第二电压域内的电路置于休眠模式，使用由位于第一电压域的唤醒控制器10产生的唤醒信号可将该电路从该休眠模式唤醒。
[0043]第一电压域4包括由厚栅极氧化物晶体管形成的实时时钟电路12。实时时钟电路12包括用于储存及更新格雷编码实时值的格雷计数器14。实时时钟电路12包括用于存储格雷编码警报次数的内存，该警报次数与格雷计数器14中的当前的实时值相对比，且在发生匹配时触发警报或唤醒事件。所储存的警报次数使用从位于第二电压域内的处理电路16发送到实时时钟电路12的多位时间设定信号来设置。
[0044]在实时时钟电路12及处理电路16内提供通讯电路18。此通讯电路18在第一域4与第二域6使用的不同的操作电压之间桥接。第一域4的操作电压高于第二域6的操作电压。因此，通讯电路18包括稍后将要描述之电平移位电路。
[0045]还在集成电路2内提供含有其他处理电路20的第三电压域8。此其他处理电路20可具有自身关联的通讯电路22，其他处理电路20经由通讯电路22与实时时钟电路12通讯。因此，实时时钟电路12可经由多个端口与不同处理电路16、20通讯。通讯电路22可具有与通讯电路18的形式类似的形式。
[0046]位于第二域6内的处理电路16包括阴影(shadow)时间寄存器24，其中经由通讯电路18将来自多位时间值(由实时时钟信号供应)的阴影时间值写入阴影时间寄存器24。此多位时间信号经由通讯电路18传递。当处理电路16在活动(例如不在休眠模式)时，从实时时钟电路12供给的时钟更新信号可用于更新阴影时间寄存器24内保持的阴影时间值，以使得处理电路16可从阴影时间寄存器24获取实时值，而不是要求从实时时钟电路12自身读取该时间值。
[0047]唤醒控制电路10在唤醒时间警报值达到时由实时时钟电路12触发，以产生唤醒信号，且经由通讯电路18将唤醒信号发送至处理电路16。此可供应作为对处理电路16的打断，且触发处理电路16退出其休眠状态，且返回活动模式，在该模式下处理电路16执行处理。
[0048]处理电路16负责经由通讯电路18程序化实时时钟电路12，且对实时时钟电路12供应时间设定信号(多位)、用于通用警报(多位)及唤醒警报(多位)两者的警报设置以及其他参数(必要时)。实时时钟电路12将实时时钟值(多位)及警报信号以及阴影实时值更新触发经由通讯电路18传递回至处理电路16。
[0049]图2示意性地更详细地图示通讯电路18。在第一电压域内提供第一并串转换电路24。在第二电压域内提供第二并串转换电路26。第二并串转换电路26包括用于将二进制值从第二电压域发送至第一电压域(使用格雷编码法)的二进制码-格雷码转换器28。在第二并串转换电路16内提供格雷码-二进制代码转换器30，以用于在相反方向上接收信号，亦即接收格雷编码信号，且将此等信号转换为在第二电压域内使用的二进制编码信号。应了解，此等编码转换器28、30可提供在通讯电路18内的其他位置(例如在第一电压域内)。可以多种不同方式(诸如必要时的位串行方式)执行二进制码-格雷码转换。
[0050]图2图示包括至少表示唤醒时间及时间值的多位信号的宽并行信号如何在藉由电平移位电路32在电压域之间跨接口传递之前被转换为窄串行信号。减少需要经由此电压域接口传递的信号的数目减少了与此电平移位有关的额外负担，且因此在某种意义上增加效率，此惊人地高于对在接口的任一侧上执行并串转换所需要的补偿。
[0051]应了解，所执行的并串转换用作制造在多个域间传递的较窄的信号。并行信号不必转换为单一位串行流，但可简单地使该并行信号变得更窄，例如32-位并行信号可减少至2-位信号，该2-位信号随后例如经由16个时钟周期串行地传输，以表示原始的32-位信号。
[0052]图3为流程图，该流程图示意性地图示将多位信号从第一域传递至第二域。在步骤34处，处理等待直到有数据需要发送。步骤36随后对此多位数据执行并串转换。步骤38将产生的串行数据从第一域电平移位至第二域。步骤40将在第二域中接收的串行数据从串行形式转换回并行形式。步骤42将接收的并行数据从该并行数据的格雷编码转换为二进制编码。应了解，在一些实施例中，可在域边界的另一侧上执行编码转换。
[0053]图4为流程图，该流程图示意性地图示将多位信号从第二域传递至第一域。在步骤44处，处理等待直到有数据要发送。步骤46将多位数据从二进制编码转换为格雷编码。步骤48将并行多位信号值转换为串行表示。步骤50对串行数据执行从第二电压域至第一电压域的电平移位。步骤52将在第一电压域中接收的串行数据从串行形式转换回并行形式。
[0054]尽管已参看附图描述了本发明的说明性实施例，应了解本发明不限制于这些精确的实施例，且在不脱离如所附权利要求所界定的本发明的范围及精神的情况下，本领域技术人员可实现本发明中的多种变化、添加及修改。
【权利要求】
1.一种集成电路，该集成电路包含: 第一处理电路，该第一处理电路位于第一电压域内，且经设置以在第一电压下操作；第二处理电路，该第二处理电路位于第二电压域内，且经设置以在第二电压下操作，该第二电压不同于所述第一电压；以及 通讯电路，该通讯电路耦接至所述第一处理电路及所述第二处理电路，且经设置以在所述第一处理电路与所述第二处理电路之间通讯一个或更多个多位信号；其中所述通讯电路包括: 第一并串转换电路，该第一并串转换电路经设置以在由所述第一处理电路处理的一并行形式与一串行形式之间转换所述一个或更多个多位信号，以便在所述第一电压域与所述第二电压域之间进行传递； 电平移位电路，该电平移位电路经设置以在所述第一电压与所述第二电压之间改变所述串行形式中的所述一个或更多个多位信号的电压电平；以及 第二并串转换电路，该第二并串转换电路经设置以在由所述第二处理电路处理的一并行形式与所述串行形式之间转换所述一个或更多个多位信号，以便在所述第一电压域与所述第二电压域之间进行传递。
2.如权利要求1所述的集成电路，其中所述第一处理电路包含经设置以产生实时时钟值的实时时钟电路。
3.如权利要求2所述的集成电路，其中所述一个或更多个多位信号包含以下的至少一者: 时间信号，该时间信号指示从所述实时时钟电路传递至所述第二处理电路的实时值；时间设定信号，该时间设定信号指示一实时值，所述实时时钟电路待设置为该实时值，且该时间设定信号从所述第二处理电路传递至所述实时时钟电路； 警报设置信号，该警报设置信号指示一警报值，在该警报值下所述实时时钟电路触发一警报操作，且该警报设置信号从所述第二处理电路传递至所述实时时钟电路；以及 警报信号，该警报信号指示到达一警报时间，且该警报信号从所述实时时钟电路传递至所述第二处理电路。
4.如权利要求2所述的集成电路，其中所述第二处理电路具有一个或更多个不活动模式，且所述实时时钟信号经设置以在达到一预定实时值时触发所述第二处理电路中的唤醒反应以将所述第二处理电路从所述一个或更多个不活动模式之一转为活动模式。
5.如权利要求2所述的集成电路，其中所述第二处理电路包含一阴影时间寄存器，其中来自所述实时时钟电路的阴影时间值被写入该阴影时间寄存器中。
6.如权利要求5所述的集成电路，其中所述实时时钟电路经设置以将一更新信号发送至所述阴影时间寄存器，以更新所述阴影时间值，从而跟踪所述实时值。
7.如权利要求6所述的集成电路，其中当所述第二处理电路处于不活动模式时，所述更新信号不被发送。
8.如权利要求2所述的集成电路，该集成电路包含多个其他处理电路，该其他处理电路耦接至所述实时时钟电路，且该其他处理电路经设置以在不同于所述第一电压域的电压域及不同于所述第一电压的电压下操作。
9.如权利要求1所述的集成电路，其中所述第一并串转换电路及所述第二并串转换电路中的至少一者将所述多位信号在由所述第一处理电路用以表示一值的第一编码与由所述第二处理电路用以表示所述值的第二编码之间转换。
10.如权利要求9所述的集成电路，其中所述第一编码为格雷编码且所述第二编码为二进制编码。
11.如权利要求1所述的集成电路，其中所述第一电压为一未经调节电压。
12.如权利要求11所述的集成电路，其中所述第一电压来自以下之一者: 直接来自电荷储存装置；以及 来自能量收集。
13.如权利要求1所述的集成电路，其中所述第一处理电路使用厚栅极氧化物晶体管形成。
14.如权利要求1所述的集成电路，其中所述第二电压为一调节电压。
15.如权利要求1所述的集成电路，其中所述第二电压低于所述第一电压。
16.一种集成电路,该集成电路包含: 第一处理装置，该第一处理装置用于执行第一处理，且位于第一电压域内且经设置以在第一电压下操作； 第二处理装置，该第二处理装置用执行第二处理，且位于第二电压域内且经设置以在第二电压下操作，所述第二电压不同于所述第一电压；以及 通讯装置，该通讯装置用于在所述第一处理电路与所述第二处理电路之间通讯一个或更多个多位信号；其中所述通信装置包括: 第一并串转换装置，所述第一并串转换装置用于在由所述第一处理电路处理的一并行形式与一串行形式之间转换所述一个或更多个多位信号，以便在所述第一电压域与所述第二电压域之间进行传递； 电平移位装置，该电平移位装置用于在所述第一电压与所述第二电压之间改变所述串行形式中的所述一个或更多个多位信号的电压电平；以及 第二并串转换装置，该第二并串转换装置用于在由所述第二处理电路处理的一并行形式与一串行形式之间转换所述一个或更多个多位信号，以便在所述第一电压域与所述第二电压域之间进行传递。
17.一种操作集成电路的方法，该方法包含以下步骤: 用位于第一电压域内且经设置以在第一电压下操作的第一处理电路执行第一处理；用位于第二电压域内且经设置以在第二电压下操作的第二处理电路执行第二处理，所述第二电压不同于所述第一电压；以及 在所述第一处理电路与所述第二处理电路之间通讯一个或更多个多位信号；其中 所述通讯的步骤包括: 在由所述第一处理电路处理的一并行形式与一串行形式之间转换所述一个或更多个多位信号，以便在所述第一电压域与所述第二电压域之间进行传递； 在所述第一电压与所述第二电压之间改变所述串行形式中的所述一个或更多个多位信号的电压电平；以及 在由所述第二处理电路处理的一并行形式与一串行形式之间转换所述一个或更多个多位信号，以便在所述第一电压域与所述第二电压域之间进行传递。
【文档编号】H03K19/0175GK104426526SQ201410412373
【公开日】2015年3月18日 申请日期:2014年8月20日 优先权日:2013年8月21日
【发明者】大卫·沃尔特·弗莱恩, 詹姆斯·爱德华·迈尔斯 申请人:Arm有限公司