一种解决dac小信号输出非线性的系统及方法
【专利摘要】本发明提供一种解决DAC小信号输出非线性的系统及方法，包括功率检测单元，功率门限设置单元，增益控制单元和增益自动恢复单元。功率检测和门限设置都在FPGA的数字部分程序中完成，增益控制和自动恢复通过MCU控制FPGA数字部分程序、DAC后面的数控衰减器来完成，当MCU检测到给DAC功率小于门限，增大FPGA中的增益，相当于增大数字部分给DAC的数值，从而减小DAC的非线性。本发明可以明显改善IM3，对整个系统来说有效降低噪声系数.本发明对比于其他方法，具有节省硬件成本，稳定可靠的特点。
【专利说明】-种解决DAC小信号输出非线性的系统及方法
【技术领域】
[0001] 本发明涉及一种解决DAC (数模转换器）小信号输出非线性的系统及方法。
[0002]
【背景技术】
[0003] 现有的光纤直放站系统中，整个链路包括接受链路和发射部分链路，接收部分链 路信号流：低噪声放大器+ATT+混频器+驱动放大器+抗混跌滤波器+ADC+FPGA(现场可 编程门阵列）+激光器。发射部分信号链路信号流：激光器+FPGA+DAC+IQ调制器+放大器 +ATT+放大器。具体示意图见说明书附图1: 对整个信号链，信号低噪理论换算公式如下： 有用信号低噪功率（dBm) = (-174+NF+GAIN)/RBW 公式（1) GSM系统每个载波200K，单载波输出时，相当于RBW=200K(WCDMA单载波3. 84M，相当 于RBW=3. 84M)，有用信号带宽积分得到的功率也相对比较小，相当于DAC的输出功率小，输 出功率很小的时候，如果DAC产生非线性失真，导致的误差相对比较大，相当于本身低噪比 正常偏大，从公式（1)看出，对系统指标来说，影响系统的噪声系数。为解决系统由DAC小 信号输出导致的非线性，增大数字部分给DAC的值，来降低DAC小信号输出导致的非线性， 从而优化噪声系数。
[0004] 在整个系统中，使用的高速DAC器件，目前都是采用电流型，对16位电流型DAC来 说，需要=256个电流源和开关。如说明书附图2所示。对芯片而言，开关和电流源个数 多，会占芯片面积相对较大。所以通常低4位使用二进制码电流源，二进制码的DAC框架 如说明书附图3所示，占用的电流源和开关少很多；采用二进制码方式，比如4位DAC，采 用温度计码DAC，电流源和开关需要16个，采用二进制码，需要电流源和开关4个。但是二 进制码，由于存在如说明书附图4跳变现象，比如011到100跳变时，存在时间上的不连续 性，会导致非线性产生，在线性和芯片面积折中考虑，DAC低位采用二进制码，其他位采用温 度计码。对于系统来说，非线性导致的三阶，对系统低噪影响很大，从而影响噪声系数.为 保证DAC小信号输出，非线性不影响噪声系数，都需要保证DAC非线性失真导致的頂3小 于-2OTB(这是一个经验值)，理论换算，頂3=-25dB时，頂3的值相对于主信号为1/10:5 =3. 1/1000,相对于主信号来说，頂3值可以忽略，不会抬升带内低噪。
[0005] 现有技术中，为解决DAC小信号输出非线性问题，通常在DAC输出增加模拟检波 器，检测DAC输出功率，然后通过MCU控制FPGA状态和DAC后面ATT状态。
[0006]
【发明内容】
[0007] 系统接收部分前面包括低噪放，混频器，中频放大电路，在不输入信号时，DAC有效 工作位为4位。本发明在数字处理部分FPGA中设计一种门限检波器，在FPGA中判断给DAC的有效位数，当判断给DAC有效位数低于5位，在数字部分增大给DAC的数值，将数值左移 两位，让DAC有效工作位增加两位，从而降低DAC小信号输出导致的非线性，优化系统噪声 系数。送给DAC的数值左移两位，由于左移一位，功率等效为增加6DB，所有左移两位，相当 于功率增加12DB，为保证整个系统的增益不变，需要在DAC后面衰减12DB，所以门限检测给 DAC的有效位低于5位，数字部分送给DAC数值左移两位，发射链路后面的ATT衰减12DB。 如果DAC在大信号输出时，FPGA送给DAC数值比较大，非线性引起的失真比较小，这时候不 能再把送给DAC数值左移2位，不然有可能导致DAC溢出，就关闭该功能，系统正常工作。 [0008] 具体技术方案如下： 包括功率检测单元、功率门限设置单元、增益控制单元、增益自动恢复单元； 功率检测单元，在FPGA中增加计算给DAC功率的功能； 功率门限设置单元，在FPGA中根据判断给DAC的有效位，将在送给DAC的有效位小于 5位时的功率作为判断门限； 增益控制单元，位于MCU中，当FPGA检测送给DAC功率小于判断门限时，则FPGA中的 增益变大12DB，为保证整个系统增益不变，FPGA传递指令给MCU，MCU通过DAC后面数控衰 减器自动衰减12DB; 增益自动恢复单元，位于MCU中，当FPGA检测送给DAC的功率大于判断门限值时，FPGA中的增益恢复正常，同时DAC后面的数控衰减器恢复正常。
[0009] 包括以下步骤， 步骤1、FPGA计算给DAC的功率，根据计算结果在FPGA中设置门限，送给DAC数值为 4位，且4位为111 1，此时FPGA中得到的一个门限功率为A; 步骤2、当送给DAC的数值功率小于A，则送给DAC的值左移两位，为保证系统的增益不 变，同时在DAC后面的数控衰减器中衰减12DB; 步骤3、将门限在步骤2的基础上再增加12DB，即把送给DAC值左移2位，得到门限B; 把门限B作为最终的判断门限； 当送给DAC数值小于B，FPGA给DAC左移2位，DAC后面的数控衰减器自动衰减12DB， 当送给DAC的值大于B,该衰减器功能自动关闭。
[0010] 与现有技术相比，本发明具有以下优点和有益效果： 与现有技术相比，本发明可以省去模拟检波器，节省成本，同时MCU控制，需要MCU对检 波器功率进行循环读取，然后控制FPGA和ATT状态，整个时间都大于1秒，直接在FPGA检 波，时间可以控制在20MS以内，从本发明的实施效果来看，实际控制在10MS以内。
[0011]
【专利附图】
【附图说明】[0012] 图1是现有技术中光纤直放站接受和发射电路结构图。
[0013] 图2是传统DAC温度计码架构图。
[0014] 图3是传统DAC二进制码架构图。
[0015] 图4是传统DAC二进制码非线性示意图。
[0016] 图5是本发明实施例的接收部分电路结构图。
[0017] 图6是传统方式的发射部分电路结构图图。
[0018] 图7是本发明实施的发射部分电路结构图。
[0019]
【具体实施方式】
[0020] 下面结合附图和实施例详细说明本发明的技术方案。
[0021] 理论分析非线性失真导致的互调对信号影响：根据公式：
【权利要求】
1. 一种解决DAC小信号输出非线性的解决办法，其特征在于：包括功率检测单元、功率 口限设置单元、增益控制单元、增益自动恢复单元； 功率检测单元，在FPGA中增加计算给DAC功率的功能； 功率口限设置单元，在FPGA中根据判断给DAC的有效位，将在送给DAC的有效位小于 5位时的功率作为判断口限； 增益控制单元，位于MCU中，当FPGA检测送给DAC功率小于判断口限时，则FPGA中的 增益变大12DB，为保证整个系统增益不变，FPGA传递指令给MCU，MCU通过DAC后面数控衰 减器自动衰减12DB ; 增益自动恢复单元，位于MCU中，当FPGA检测送给DAC的功率大于判断口限值时，FPGA 中的增益恢复正常，同时DAC后面的数控衰减器恢复正常。
2. -种解决DAC小信号输出非线性的方法，其特征在于：、包括W下步骤， 步骤1、FPGA计算给DAC的功率，根据计算结果在FPGA中设置口限，送给DAC数值为 4位，且4位为1111，此时FPGA中得到的一个口限功率为A ; 步骤2、当送给DAC的数值功率小于A，则送给DAC的值左移两位，为保证系统的增益不 变，同时在DAC后面的数控衰减器中衰减12DB ; 步骤3、将口限在步骤2的基础上再增加12DB，即把送给DAC值左移2位，得到口限B ; 把口限B作为最终的判断口限； 当送给DAC数值小于B，FPGA给DAC左移2位，DAC后面的数控衰减器自动衰减12DB， 当送给DAC的值大于B，该衰减器功能自动关闭。
【文档编号】H03M1/66GK104467863SQ201410624264
【公开日】2015年3月25日 申请日期:2014年11月7日 优先权日:2014年11月7日
【发明者】杨杰, 艾锋 申请人:武汉虹信通信技术有限责任公司