一种数字整形方法和采用该方法的时钟系统的制作方法
【专利摘要】本发明涉及一种数字整形方法和采用该方法的时钟系统。所述时钟系统包括：驱动器，和晶体构成晶体振荡器；数字整形单元，将晶体振荡器输出的模拟信号整形成数字时钟信号；低压产生器，产生幅度低于电源电压的第一电压，并且该第一电压给数字整形单元供电；电平平移单元将数字整形单元输出的幅度为第一电压的数字时钟信号转为幅度为电源电压的数字时钟信号。采用本发明的实施例，可以有效降低功耗，例如将时钟系统的功耗控制在100nA以内，并且不受电源电压过高的影响。
【专利说明】一种数字整形方法和采用该方法的时钟系统
【技术领域】
[0001]本发明涉及一种超低功耗的数字整形方法，以及采用该方法的时钟系统。
【背景技术】
[0002]手持或便携设备(下称便携设备)，一般都集成高精度时钟系统。设备有时要进入睡眠低功耗模式，但时钟系统必须处于活跃状态，必然要求时钟系统的功耗尽可能低，以延长电池的使用时间。
[0003]片上全集成的高精度时钟系统功耗高，所以现在都采用外接高精度晶体(Crystal)、片上集成驱动电路(晶体振荡器)实现时钟系统。为了实现更低功耗，一般采用频率较低的诸如32.768KHz的晶体。
[0004]图1是一种现有技术时钟系统的示意图。如图1所示，该时钟系统包括驱动器、数字整形单元和片外的晶体。驱动器可采用如图2所示的电路结构，驱动器连接在供电电源和地之间。
[0005]数字整形单元可采用具有反相功能的共源放大电路和整形链串接组成。图3是采用电流源偏置的数字整形电路的示意图。如图3所示，共源放大电路由NMOS管NI和电流源Il组成。数字整形单元将晶体振荡器输出的模拟信号XTAL_0UT(正弦波或失真的正弦波)整形成数字方波信号输出。
[0006]整形链由多个串接的数字反相器组成。图4是为数字整形单元用的数字反相器示意图。如图4所示，数字反相器由PMOS管和NMOS管组成。当输入信号IN电压大于NMOS的开启电压VTHN，并且大于电源电压VDD减去PMOS管的开启电压Vthp即Vdd-Vthp时，NMOS管导通，PMOS管关断，输出端OUT和地GND端之间呈现较低阻抗，输出端电压等于地GND ;当输入信号IN电压小于电源电压VDD减去PMOS管的开启电压Vthp即Vdd-Vthp,并且小于NMOS管的开启电压Vthn时，PMOS管导通，NMOS管关断，输出端OUT和电源VDD之间呈现较低阻抗，输出端电压等于电源电压VDD。
[0007]由电池供电的便携设备，会出现Vdd-Vthp大于Vthn情况，尤其电池电量较高的情况。所以，当输入信号IN电压处于Vthn和Vdd-Vthp之间时，PMOS和WOS同时导通，这样就形成电源VDD到OUT和OUT到地GND的低阻抗通路，产生极大的电流损耗。电源电压VDD越高，损耗越大。同时，当输入信号IN电压处于Vthn和Vdd-Vthp之间的过渡时间越长，损耗也变大。
[0008]现有的技术解决方法是通过增大NMOS和PMOS的沟道长度来增大导通时的阻抗，以便减小过渡区的能量损耗。但是这对于超低功耗时钟系统不适用，第一，会导致数字反相器驱动能力变差，被驱动的下一级反相器同样存在大的损耗问题；第二，大的沟道必定产生大的输入寄生电容，增加Vthn增加到Vdd-Vthp的过渡时间，因而也会增加损耗；第三，会增加器件面积。
【发明内容】
[0009]本发明在第一方面提供一种时钟系统。所述系统包括:驱动器，和晶体构成晶体振荡器；数字整形单元，将晶体振荡器输出的模拟信号整形成数字时钟信号；低压产生器，产生幅度低于电源电压的第一电压，并且以该第一电压给数字整形单元供电；电平平移单元将数字整形单元输出的幅度为第一电压的数字时钟信号转为幅度为电源电压的数字时钟信号。
[0010]在第一方面中，优选地，低压产生器包括连接成二极管结构的至少两个MOS管，所述至少两个MOS管彼此串联并且采用电流源驱动。
[0011]优选地，所述至少两个MOS管包括一个PMOS管和一个NMOS管。
[0012]优选地，电压产生器包括第五NMOS管和第六NMOS管，第五NMOS管连接在电流源和至少两个MOS管之间，第六NMOS管的栅极连接在第五NMOS管的漏极，漏极连接在电源电压，源极提供第一电压。
[0013]优选地，低压产生器包括PMOS管和NMOS管；其中，电源电压通过电流源驱动PMOS管和NMOS管；NM0S管的源极接地，漏极和PMOS管的漏极相连，栅极和PMOS管的源极相连且接至电流源，PMOS管的栅极接地；PM0S管的源极提供第一电压。
[0014]优选地，低压产生器包括PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管；其中，电源电压通过电流源和第二 NMOS管驱动PMOS管和第一 NMOS管；第一 NMOS管的源极接地，漏极和PMOS管的漏极相连，栅极和PMOS管的源极相连且接至第二 NMOS管的源极；PM0S管的栅极接地；第二 NMOS管连接成二极管结构，且连接在电流源和PMOS管的源极之间；第三NMOS管的栅极和第二 NMOS管的漏极相连，漏极连接至电源电压端，源极提供所述第一电压。
[0015]优选地，数字整形单元采用具有反相功能的共源放大电路和整形链串接组成。
[0016]在第二方面，本发明提供一种数字整形方法，所述方法包括:将晶体振荡器输出的模拟信号整形成数字时钟信号；产生幅度低于电源电压的第一电压，并且以该第一电压控制数字整形的幅度；将幅度为第一电压的数字时钟信号转为幅度为电源电平的时钟信号。
[0017]采用本发明的实施例，可以将例如时钟系统的功耗控制在10nA以内，并且不受电源电压过高的影响。
【专利附图】
【附图说明】
[0018]图1是一种现有技术的时钟系统的示意图；
[0019]图2是驱动器的示意图；
[0020]图3是采用电流源偏置的数字整形单元的示意图；
[0021]图4为数字整形单元用的数字反相器示意图；
[0022]图5为根据本发明实施例的时钟系统的示意图；
[0023]图6为根据本发明实施例的数字整形单元的示意图；
[0024]图7为一种低压产生器的示意图；
[0025]图8为另一种低压产生器的示意图；
[0026]图9是另一种低压产生器的示意图；
[0027]图10是又一种低压产生器的示意图。
【具体实施方式】
[0028]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0029]在图3的数字整形单元中，共源放大电路对晶体振荡器的输出信号XTAL_0UT(或输入信号XTAL_IN)进行第一级放大整形。XTAL_0UT由低变高并且大于NMOS的开启电压VTHN，整形链中反相器INVl的输入很快被拉低至地GND，这个损耗就是Il大小；当XTAL_0UT由高变低时并且小于NMOS的开启电压VTHN，如果电流Il驱动弱(驱动弱即电流源Il小)，整形链中反相器INVl的输入电压上升缓慢(如果INVl的输入寄生电容增大，则电压上升更慢)，这样输入信号IN电压处于Vthn和Vdd-Vthp之间的过渡时间就会变长，会导致整形链中至少反相器INVl产生大的损耗。然而，Il必须小，否则在NI导通时(导通持续时间大约为正弦信号的半个周期)，它直接从电源VDD输入到地GND，产生大的功耗。
[0030]因此，时钟系统损耗大的根本原因在于:一、为了降低功耗，导致数字整形单元中整形链的输入电压上升缓慢；二、电源电压高时，导致输入电压上升过渡时间过长。
[0031]为此，可以采用低压产生器产生低于电源电压的低电压，并且采用该低电压驱动数字整形单元，以消除同时导通的过渡时间。
[0032]图5是根据本发明实施例的时钟系统的示意图。如图5所示，该时钟系统包括驱动器、数字整形单元、低压产生器、电平平移单元和片外的晶体。
[0033]驱动器(Driver)和晶体构成晶体振荡器。驱动器连接在供电电源VDD和地GND之间。
[0034]数字整形(Digital Shaping)单元将晶体振荡器输出的模拟信号XTAL_0UT (正弦波或失真的正弦波)整形成数字信号。数字整形单元可采用具有反相功能的共源放大电路和整形链串接组成(参考图3)。整形链由多个串接的数字反相器组成。
[0035]低压产生器产生低于VDD的电压LVDD供给数字整形单元供电。以数字整形单元的整形链采用若干个类似图4所示的反相器串接为例，当输入信号IN电压大于NMOS管的开启电压Vthn并且大于电源电压LVdd减去PMOS管的开启电压Vthp即LVdd-Vthp时，NMOS管导通，PMOS管关断，输出端OUT和地GND端之间呈现较低阻抗，输出端电压等于地GND ；当输入信号IN电压小于电源电压LVdd减去PMOS管的开启电压VTHP，即LVdd-Vthp,并且小于NMOS的开启电压Vthn时，PMOS管导通，NMOS管关断，输出端OUT和电源VDD之间呈现较低阻抗，输出端电压等于电压LVdd。
[0036]如果LVdd ( VTHN+VTHP,则当输入信号IN电压大于NMOS管的开启电压Vthn时(IN彡Vthn)，PMOS管的源栅电压差为Vse—P = LVdd-1N〈Vthp，小于PMOS管的开启电压，PMOS管关断，即NMOS管导通，PMOS管关断。
[0037]反之，则当输入信号IN电压小于电源电压LVdd减去PMOS管的开启电压VTHP，即IN ( LVdd-Vthp〈Vthn时，NMOS管的栅源电压差为Vgs n = IN,小于NMOS管开启电压VTHN，NMOS管关断，PMOS管导通。
[0038]所以当LVdd ( VTHN+VTHP时，不存在NMOS管和PMOS管同时导通的情况，同时避免了IN电压缓慢上升(或缓慢下降)导致NMOS和PMOS管同时导通的过渡时间。
[0039]电平平移单元将幅度较低的第一电压(LVdd)的时钟信号CLKL转为VDD电平的时钟信号，作为整个系统时钟。
[0040]图6示意了整形电路的改造电路。数字整形单元采用具有反相功能的共源放大电路和整形链串接组成。共源放大电路由NMOS管NI和电流源Il构成，它们由VDD电压供电，或者也可以由LVdd电压供电(图中未显示)。
[0041]整形链INV1-1NVN则连接在电压LVDD和地GND之间。数字整形单元将晶体振荡器的输出模拟信号XTAL_0UT (正弦波或失真的正弦波)整形成数字方波信号输出。
[0042]低压产生器可以采用超低功耗类型的电路结构。图7-图10示意了若干低压产生器。
[0043]如图7所示，电源电压VDD通过电流源IB驱动PMOS管和NMOS管。PMOS管P2和NMOS管N2分别连接成二极管结构，并且彼此串联。NMOS管N2的源极接地，PMOS管P2的源极接电流源IB。电容为LVdd电压进行滤波。PMOS管P2的源极-漏极电压差大约为VseP ^ Vthp, NMOS管N2的漏极-源极电压差大约为Vgs n?Vthn,那么PMOS管P2的源极提供LVDD 电压 LVdd ^ VTHP+VTHN。
[0044]图8是另一种低压发生器的示意图。不同于图7的地方在于，如图8所示，在PMOS管P3和NMOS管N31的二极管结构的串联电路上串接了另一个二极管结构的NMOS管N32，即N32的漏栅极相连。NMOS管N33的栅极和N32的漏极相连，漏极和VDD相连，源极提供LVdd电压。图8，增强了 LVDD输出的驱动能力。
[0045]图9是另一种低压发生器的示意图。如图9所示，电源电压VDD通过电流源IB驱动PMOS管P4和NMOS管N4。NMOS管N4的源极接地，漏极和PMOS管P4的漏极相连，栅极和PMOS管P4的源极相连且接至电流源IB，PMOS管P4的栅极接地。
[0046]PMOS管P4的源极提供LVdd电压LVdd?max [VSG P, Ves N]。P4和N4采用尽量小的宽长比，以便产生一定的过驱动电压VQD，过驱动电压一般50mV至200mV。该图表明，产生VseP = VTHP+V0D和VGS—N = VTHN+V0D中最大的电压，保证数字整形链中的反相器能逐级被驱动和翻转。另外由于LVdd?max[Vsg p, Vgs n]远小于VTHN+VTHP，所以数字反相器也不存在NMOS管和PMOS管同时导通的情况，且功耗更小，同时避免了 IN电压缓慢上升(或缓慢下降)导致NMOS和PMOS管同时导通的过渡时间。
[0047]图10是又一种低压产生器的示意图。如图10所示，电源电压VDD通过电流源IB驱动NMOS管N52、PMOS管P5和NMOS管N51的串联电路。具体地说，N52连接成二极管结构，且连接在电流源IB和P5的源极之间；N51的源极接地，漏极和P5的漏极相连，栅极和管P5的源极相连；P5的栅极接地；NM0S管53的漏极连接至VDD端，栅极连接至N52的漏极，源极提供LVdd电压。
[0048]与图9相比，图10的电路不仅产生中最大的电压，同时能增大LVDD输出的驱动能力。
[0049]实现数字整形单元中整形链的超低功耗，并且保证整形链能够正常工作，输出电压LVdd的范围要小于等于PMOS管的开启电压Vthp与NMOS管的开启电压Vthn之和(VTHN+VTHP)，同时要大于两者的最大值(即MAX(Vthn，Vthp)。
[0050]采用本发明，可以将时钟系统的功耗控制在10nA以内，并且不受电源电压过高的影响。
[0051 ] 本发明的时钟系统各节点电压以地为参考电位，但也可以以电源为参考电位。
[0052]本发明不仅仅是晶体振荡器或时钟系统，同样也适用于要求低功耗的其他任何情况的数字整形电路。
[0053]本发明不局限于诸如32KHz或32.768KHz频率的数字整形，还可以适用于其它频率的数字整形。
[0054]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种时钟系统,所述系统包括: 驱动器，和晶体构成晶体振荡器； 数字整形单元，将晶体振荡器输出的模拟信号整形成数字时钟信号； 低压产生器，产生幅度低于电源电压(VDD)的第一电压(LVDD)，并且以该第一电压给数字整形单元供电； 电平平移单元，将数字整形单元输出的幅度为第一电压(LVDD)的数字时钟信号转为幅度为电源电压的数字时钟信号。
2.如权利要求1所述的时钟系统，其中低压产生器包括连接成二极管结构的至少两个MOS管，所述至少两个MOS管彼此串联并且采用电流源驱动。
3.如权利要求2所述的时钟系统，其中所述至少两个MOS管包括一个PMOS管和一个NMOS 管。
4.如权利要求2所述的时钟系统，其中低压产生器包括第五NMOS管和第六NMOS管，第五NMOS管连接在电流源和所述至少两个MOS管之间，第六NMOS管的栅极连接在第五NMOS管的漏极，漏极连接在电源电压，源极提供第一电压。
5.如权利要求1所述的时钟系统，其中低压产生器包括PMOS管(P4)和NMOS管(N4)；其中，电流源驱动PMOS管和NMOS管；NM0S管的源极接地，漏极和PMOS管的漏极相连，栅极和PMOS管的源极相连且接至电流源，PMOS管的栅极接地；PM0S管的源极提供低电压。
6.如权利要求1所述的时钟系统，其中低压产生器包括PMOS管(P5)、第一NMOS管(N51)、第二 NMOS管(N52)和第三NMOS管(N53);其中，电流源驱动第二 NMOS管、PMOS管和第一 NMOS管；第一 NMOS管的源极接地，漏极和PMOS管的漏极相连，栅极和PMOS管的源极相连且接至第NMOS管的源极；PM0S管的栅极接地，第二 NMOS管(N52)连接成二极管结构，且连接在电流源(IB)和PMOS管(P5)的源极之间；第三NMOS管(N53)的栅极和第二 NMOS管(N52)的漏极相连，漏极连接在电源电压端，源极提供所述低电压。
7.如权利要求1所述的时钟系统，其中数字整形单元采用具有反相功能的共源放大电路和整形链串接组成。
8.如权利要求1所述的时钟系统，其中输出电压LVDD的范围小于等于PMOS管的开启电压与NMOS管的开启电压之和(VTHN+VTHP),同时要大于PMOS管的开启电压与NMOS管的开启电压两者的最大值(即MAX (VTHN, Vthp))。
9.一种数字整形方法，所述方法包括: 将晶体振荡器输出的模拟信号整形成数字时钟信号； 产生幅度低于电源电压的第一电压(LVDD)，并且以该第一电压控制数字整形单元信号的幅度； 将幅度为第一电压(LVDD)的数字时钟信号转为幅度为电源电压的数字时钟信号。
【文档编号】H03K19/094GK104467810SQ201410737202
【公开日】2015年3月25日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】王才宝, 王钊 申请人:无锡中星微电子有限公司