一种感应加热数字锁相电路的制作方法
【专利摘要】本发明公开了一种感应加热数字锁相电路，其包括一DSP数字信号处理器、一驱动电路、一串联谐振电路和一相位采样电路，该DSP数字信号处理器的第一连接端、第二连接端与驱动电路之间分别连接有用于输送驱动信号H的第一线路和用于输送驱动信号L的第二线路，该驱动电路通过两第三线路与该串联谐振电路连接，该DSP数字信号处理器的第二接线端、第三连接端与相位采集电路之间还分别连接有一第四线路和一第五线路。本发明其运行速度快，能够对负载情况的变换做出迅速的反应，及时进行调整，保持控制系统的工作稳定性。具有高度灵活性，通用性。抗干扰性和稳定性大大提高。
【专利说明】一种感应加热数字锁相电路
【技术领域】
[0001]本发明涉及锁相电路，特别涉及一种感应加热数字锁相电路。
【背景技术】
[0002]感应加热产品在工作过程中，因温度变化和负载的变化等因素，使负载等效和固有谐振频率发生了变化。为了使逆变器件的零电流开关(ZCS)或零电压开关(ZVS)能正常工作，要求逆变器的输出频率能跟随负载固有频率的变化。
传统的方法是利用集电锁相环CD4046为核心的模拟电路进行模拟控制。它工作在不同的频率段需要用不同的滤波网参数，死区时间需要辅助电路实现，跟踪范围窄。加热功率控制部分一般由MCS51等系列的单片机控制，单片机自身的运算能力有限，受环境因素影响较大，存在着响应速度慢、频率跟踪范围窄和控制灵活性差等问题，同时存在模拟电路的线路复杂、元件易老化、零漂等缺点。输出功率波动大，对电网冲击，造成不良影响。
【发明内容】
[0003]本发明的目的在于，针对上述问题，提供一种感应加热数字锁相电路。
[0004]本发明为实现上述目的所采用的技术方案为:
一种感应加热数字锁相电路，其包括一 DSP数字信号处理器、一驱动电路、一串联谐振电路和一相位采样电路，该DSP数字信号处理器的第一连接端、第二连接端与驱动电路之间分别连接有用于输送驱动信号H的第一线路和用于输送驱动信号L的第二线路，该驱动电路通过两第三线路与该串联谐振电路连接，该DSP数字信号处理器的第二接线端、第三连接端与相位采集电路之间还分别连接有一第四线路和一第五线路。
[0005]所述串联谐振电路包括串联的开关管VTl和开关管VT2，该开关管VTl的连接端J3与开关管VT2的连接端J4连接，该开关管VTl的连接端Jl与开关管VT2的连接端J6之间连接有相串联的电容Cl、电容C2，一感应线圈LI连接于该开关管VT2的连接端J4与电容C2的连接端J7之间。
[0006]该相位采样电路包括依次串联的电阻R3、互感器Tl和电阻R2，该电阻R2与一比较器Ul的连接端9相连接，该电阻R3与该比较器Ul的连接端8相连接，该比较器Ul的连接端14与一比较器U2的连接端4相连接，该比较器U2的连接端2通过所述第五线路与DSP数字信号处理器21的第三连接端27连接，该比较器U2的连接端5通过所述第四线路28与该DSP数字信号处理器的第二连接端24连接，该第四线路上串联有一电阻R7。
[0007]所述比较器Ul的连接端3接入一电压+VCC2，所述比较器Ul的连接端9分别连接有一电容C4和一电阻R4，该电容C4与电阻R4的另一端接地，该比较器Ul的连接端12接地。
[0008]所述比较器U2的连接端4上还连接有一电阻R6，该电阻R6的另一端接入一电压+VCCl，该比较器U2的连接端2上还连接有一电阻R8，该电阻R8的另一端接入一电压+VCClo
[0009]该比较器Ul的连接端8上还分别连接有一电阻R5和一电容C5，该电阻R5和电容C5的另一端接地。
[0010]该DSP数字信号处理器的第四连接端接地，该DSP数字信号处理器的第五连接端接入一电压+VCCl。
[0011 ] 该驱动电路22分别与该开关管VTl的连接端J2、该开关管VT2的连接端J5相连接。
[0012]本发明的有益效果为:本发明基于DSP实现数字化频率跟踪(锁相技术)和实现功率控制，其运行速度快，能够对负载情况的变换做出迅速的反应，及时进行调整，保持控制系统的工作稳定性。
[0013]具有高度灵活性，通用性，可方便的针对不同应用场合和控制对象的需要进行修改、调试。
[0014]抗干扰性和稳定性大大提高，数字控制系统可以克服传统模拟控制系统电路元件参数易受环境和温度等因数干扰，提高了稳定性。
[0015]下面结合附图与实施例，对本发明进一步说明。
【专利附图】
【附图说明】
[0016]图1是本发明的电路图。
【具体实施方式】
[0017]实施例:见图1，本发明一种感应加热数字锁相电路，其包括一 DSP数字信号处理器21、一驱动电路22、一串联谐振电路和一相位采样电路，该DSP数字信号处理器21的第一连接端23、第二连接端24与驱动电路22之间分别连接有用于输送驱动信号H的第一线路25和用于输送驱动信号L的第二线路26，该驱动电路22通过两第三线路33与该串联谐振电路连接，该DSP数字信号处理器21的第二接线端24、第三连接端27与相位采集电路之间还分别连接有一第四线路28和一第五线路29。
[0018]所述串联谐振电路包括串联的开关管VTl和开关管VT2，该开关管VTl的连接端J3与开关管VT2的连接端J4连接，该开关管VTl的连接端Jl与开关管VT2的连接端J6之间连接有相串联的电容Cl、电容C2，一感应线圈LI连接于该开关管VT2的连接端J4与电容C2的连接端J7之间。
[0019]该相位采样电路包括依次串联的电阻R3、互感器Tl和电阻R2，该电阻R2与一比较器Ul的连接端9相连接，该电阻R3与该比较器Ul的连接端8相连接，该比较器Ul的连接端14与一比较器U2的连接端4相连接，该比较器U2的连接端2通过所述第五线路29与DSP数字信号处理器21的第三连接端27连接，该比较器U2的连接端5通过所述第四线路28与该DSP数字信号处理器21的第二连接端24连接，该第四线路28上串联有一电阻R7o
[0020]所述比较器Ul的连接端3接入一电压+VCC2，所述比较器Ul的连接端9分别连接有一电容C4和一电阻R4，该电容C4与电阻R4的另一端接地，该比较器Ul的连接端12接地。
[0021]所述比较器U2的连接端4上还连接有一电阻R6，该电阻R6的另一端接入一电压+VCCl，该比较器U2的连接端2上还连接有一电阻R8，该电阻R8的另一端接入一电压+VCClo
[0022]该比较器Ul的连接端8上还分别连接有一电阻R5和一电容C5，该电阻R5和电容C5的另一端接地。
[0023]该DSP数字信号处理器21的第四连接端30接地，该DSP数字信号处理器21的第五连接端31接入一电压+VCCl。
[0024]该驱动电路22分别与该开关管VTl的连接端J2、该开关管VT2的连接端J5相连接。
[0025]其中电容C2、电容C4、电容C5为抗干扰用，电阻Rl为互感器Tl的负载电阻，电阻R2、电阻R3、电阻R4和电阻R5为限压电阻，R6为U1-14脚的输出上拉电阻，即连接端14的输出上拉电阻，R8为U2-2脚的输出上拉电阻，S卩连接端2的输出上拉电阻，R7为限流电阻。DSP数字信号处理器进行负载系统的控制，信采集处理，运算等。
[0026]DSP数字信号外理器通过第一线路25、第二线路26输出两路互补的方波信号送到驱动电路22，串联谐振电路工作。通过第四线路28送到比较器U2同相输入端，即连接端5，方波信号，相于开关管VTl和开关管VT2的开关信号(电压波型)，互感器Tl串接于线圈LI上，采集到线圈LI的电流波形(正弦波)，电流波形经比较器Ul比转换后得到相位相同的方波信号送到U2的反相输入端，即连接端4。即电压波型与电流波形比较后得到相位差送到DSP数字信号处理器，由软件算法来修正，通过调节输出两路互补的方波信号来控制，使谐振电路始终工作在谐振状态。
[0027]本发明基于DSP实现数字化频率跟踪(锁相技术)和实现功率控制，其运行速度快，能够对负载情况的变换做出迅速的反应，及时进行调整，保持控制系统的工作稳定性。
[0028]具有高度灵活性，通用性，可方便的针对不同应用场合和控制对象的需要进行修改、调试。
[0029]抗干扰性和稳定性大大提高，数字控制系统可以克服传统模拟控制系统电路元件参数易受环境和温度等因数干扰，提高了稳定性。
[0030]如本发明实施例所述，与本发明相同或相似结构的其他感应加热数字锁相电路，均在本发明保护范围内。
【权利要求】
1.一种感应加热数字锁相电路，其特征在于:其包括一DSP数字信号处理器(21)、一驱动电路(22)、一串联谐振电路和一相位采样电路，该DSP数字信号处理器(21)的第一连接端(23)、第二连接端(24)与驱动电路(22)之间分别连接有用于输送驱动信号H的第一线路(25)和用于输送驱动信号L的第二线路(26)，该驱动电路(22)通过两第三线路(33)与该串联谐振电路连接，该DSP数字信号处理器(21)的第二接线端(24)、第三连接端(27)与相位采集电路之间还分别连接有一第四线路(28)和一第五线路(29)。
2.根据权利要求1所述感应加热数字锁相电路，其特征在于，所述串联谐振电路包括串联的开关管(VTI)和开关管(VT2 )，该开关管(VTI)的连接端(J3 )与开关管(VT2 )的连接端(J4)连接，该开关管(VTl)的连接端(Jl)与开关管(VT2)的连接端(J6)之间连接有相串联的电容(Cl)、电容(C2)，一感应线圈(LI)连接于该开关管(VT2)的连接端(J4)与电容(C2)的连接端(J7)之间。
3.根据权利要求1或2所述感应加热数字锁相电路，其特征在于，该相位采样电路包括依次串联的电阻(R3)、互感器(Tl)和电阻(R2)，该电阻(R2)与一比较器(Ul)的连接端(9)相连接，该电阻(R3)与该比较器Ul的连接端(8)相连接，该比较器Ul的连接端(14)与一比较器(U2)的连接端(4)相连接，该比较器(U2)的连接端(2)通过所述第五线路(29)与DSP数字信号处理器(21)的第三连接端(27 )连接，该比较器(U2 )的连接端(5 )通过所述第四线路(28)与该DSP数字信号处理器(21)的第二连接端(24)连接，该第四线路(28)上串联有一电阻(R7)。
4.根据权利要求3所述感应加热数字锁相电路，其特征在于，所述比较器(Ul)的连接端(3)接入一电压+VCC2，所述比较器(Ul)的连接端(9)分别连接有一电容(C4)和一电阻(R4)，该电容(C4)与电阻(R4)的另一端接地，该比较器(Ul)的连接端(12)接地。
5.根据权利要求3所述感应加热数字锁相电路，其特征在于，所述比较器(U2)的连接端(4)上还连接有一电阻(R6)，该电阻(R6)的另一端接入一电压+VCC1，该比较器(U2)的连接端(2)上还连接有一电阻(R8)，该电阻(R8)的另一端接入一电压+VCC1。
6.根据权利要求3所述感应加热数字锁相电路，其特征在于，该比较器(Ul)的连接端(8 )上还分别连接有一电阻(R5 )和一电容(C5 )，该电阻(R5 )和电容(C5 )的另一端接地。
7.根据权利要求1所述感应加热数字锁相电路，其特征在于，该DSP数字信号处理器(21)的第四连接端(30 )接地，该DSP数字信号处理器(21)的第五连接端(31)接入一电压+VCClo
8.根据权利要求2所述感应加热数字锁相电路，其特征在于，该驱动电路(22)分别与该开关管(VTl)的连接端(J2)、该开关管(VT2)的连接端(J5)相连接。
【文档编号】H03L7/08GK104506187SQ201410807528
【公开日】2015年4月8日 申请日期:2014年12月23日 优先权日:2014年12月23日
【发明者】周杰 申请人:东莞市精诚电能设备有限公司