一种高精度数字频率脉冲输出的方法
【专利摘要】一种高精度数字频率脉冲输出的方法，该方法提供一个FPGA芯片和一个外部时钟，将该外部时钟作为系统时钟，利用芯片内部锁相环倍频出2路250MHz的内部时钟，2路时钟相位相差180度。每路时钟的误差为4ns，两路时钟误差互补，再加入 使得精度提高到2ns。本发明利用FPGA硬件电路、verilog语言设计一种算法，使得脉宽输出的脉宽精度可高达2ns，中断事件的脉宽输出间隔精度可高达2ns。
【专利说明】一种高精度数字频率脉冲输出的方法
【技术领域】
[0001]本发明涉及一种数字频率脉冲输出的方法，具体涉及一种高精度数字频率脉冲输出的方法，输出数字频率脉冲信号宽度高达2ns精度。
【背景技术】
[0002]目前，现有的频率数字卡脉冲输出信号的精度主要根据频率计卡内部的时钟频率有关，精度大约都保持在us级范围。
【发明内容】
[0003]为了克服上述现有数字脉宽测量方法的弊端，本发明利用FPGA硬件电路、verilog语言设计一种算法，使得脉宽输出的脉宽精度可高达2ns，中断事件的脉宽输出间隔精度可尚达2ns。
[0004]本发明解决其技术问题所采用的技术方案是:
一种高精度数字频率脉冲输出的方法，其特殊之处在于:该方法提供一个FPGA芯片和一个外部时钟，将该外部时钟作为系统时钟，利用芯片内部锁相环倍频出2路250MHz的内部时钟，2路时钟相位相差180度。每路时钟的误差为4ns，两路时钟误差互补，再加入补偿算法使得精度提尚到2ns。
[0005]上述2路250MHz的内部时钟其中一路时钟做为参考时钟，另一路时钟做为辅助时钟，参考时钟用于粗精度的计算，先产生出一个误差为4ns的参考值，再通过辅助时钟根据实际情况对误差为4ns的参考值进行2ns的正、负补偿，从而使得整体精度提高到2ns。
[0006]上述补偿算法具体是利用相邻正负相位时钟下输出的相邻两路脉冲信号，将这两路脉冲信号经过异或门处理，则在输出端可得出两个2ns脉冲，脉冲间隔为2ns ;将这两路脉冲信号经过与门处理，则在输出端得出一路2ns脉冲信号；将上述输出端所输出的3个2ns脉冲信号用计数器标记，则可在输出端选择输出任意占空比和任意频率的脉冲；也可以利用外部中断信号，控制中断与脉宽之间输出的时间间隔，精度可高达2ns。
[0007]上述外部时钟为50MHz的外部晶振时钟。
[0008]上述FPGA芯片采用XILINX公司生产的型号为SPARTAN6系列的芯片。
[0009]本发明的有益结果是:
I)本发明可以使数字脉冲信号的输出精度高达2ns，占空比精度也可达2ns。
[0010]2)本发明的锁相环是一种模拟锁相环，内部包含压控振荡器和鉴相器，通过模拟的方式来实现相位偏移，并有更多相位。
[0011]3)本发明更加经济，不需要很多硬核资源，一个锁相环即可。
【具体实施方式】
[0012]本发明采用FPGA最小系统来作为采集脉宽信号的硬件实现方案。FPGA采用XILINX公司生产的型号为SPARTAN6系列的芯片，外部晶振时钟选择即可。将该外部时钟作为系统时钟，利用芯片内部锁相环倍频出2路250MHz的内部时钟，2路时钟相位相差180度。每路时钟的误差为4ns，两路时钟误差互补，再加入补偿算法使得精度提高到2ns。
[0013]本发明使用其中一路时钟做为参考时钟，另一路时钟做为辅助时钟，参考时钟用于粗精度的计算，先产生出一个误差为4ns的参考值，再通过辅助时钟根据实际情况对误差为4ns的参考值进行2ns的正、负补偿，从而使得整体精度提高到2ns。
[0014]具体是:利用相邻正负相位时钟下输出的相邻两路脉冲信号，将这两路脉冲信号经过异或门处理，则在输出端可得出两个2ns脉冲，脉冲间隔为2ns ;将这两路脉冲信号经过与门处理，则在输出端得出一路2ns脉冲信号。将上述输出端所输出的3个2ns脉冲信号用计数器标记，则可在输出端选择输出任意占空比和任意频率的脉冲；也可以利用外部中断信号，控制中断与脉宽之间输出的时间间隔，精度可高达2ns。
【权利要求】
1.一种高精度数字频率脉冲输出的方法，其特征在于:该方法提供一个FPGA芯片和一个外部时钟，将该外部时钟作为系统时钟，利用芯片内部锁相环倍频出2路250MHz的内部时钟，2路时钟相位相差180度；每路时钟的误差为4ns，两路时钟误差互补，再加入使得精度提高到2ns。
2.根据权利要求1所述高精度数字频率脉冲输出的方法，其特征在于:所述2路250MHz的内部时钟其中一路时钟做为参考时钟，另一路时钟做为辅助时钟，参考时钟用于粗精度的计算，先产生出一个误差为4ns的参考值，再通过辅助时钟根据实际情况对误差为4ns的参考值进行2ns的正、负补偿，从而使得整体精度提高到2ns。
3.根据权利要求1或2所述高精度数字频率脉冲输出的方法，其特征在于:所述补偿算法具体是利用相邻正负相位时钟下输出的相邻两路脉冲信号，将这两路脉冲信号经过异或门处理，则在输出端可得出两个2ns脉冲，脉冲间隔为2ns ;将这两路脉冲信号经过与门处理，则在输出端得出一路2ns脉冲信号；将上述输出端所输出的3个2ns脉冲信号用计数器标记，则可在输出端选择输出任意占空比和任意频率的脉冲；也可以利用外部中断信号，控制中断与脉宽之间输出的时间间隔，精度可高达2ns。
4.根据权利要求3所述高精度数字频率脉冲输出的方法，其特征在于:所述外部时钟为50MHz的外部晶振时钟。
5.根据权利要求4所述高精度数字频率脉冲输出的方法，其特征在于:所述FPGA芯片采用XILINX公司生产的型号为SPARTAN6系列的芯片。
【文档编号】H03L7/099GK104518789SQ201410839011
【公开日】2015年4月15日 申请日期:2014年12月30日 优先权日:2014年12月30日
【发明者】王欣, 陆音, 苟春国 申请人:西安奇维科技股份有限公司