二维可扩展多路复用器的级联结构的制作方法
【专利摘要】本实用新型提出了一种二维可扩展多路复用器的级联结构，其能根据用户的应用要求，选择不同的扩展方式进行配置，快速实现32位和64位的多路复用器，其中扩展方式分为两类，高速配置扩展可以实现一个64位输入的多路复用器；数据流配置扩展可实现宽输入多路复用器的同时，实现数据流的逻辑应用。本实用新型为用户提供基本模块宽达32位和64位的多路复用器结构，由于功能函数组与功能函数组之间的连接为直接级联结构，无须通过开关矩阵等布局布线的互连资源，不仅可以提高进位速度，在配置较复杂的逻辑函数时，可以更加充分地利用走线资源，有效地减轻布局布线程序的负担。
【专利说明】二维可扩展多路复用器的级联结构
【技术领域】
[0001]本实用新型涉及一种级联结构，尤其是一种二维可扩展多路复用器的级联结构，属于可编程逻辑器件的【技术领域】。
【背景技术】
[0002]可编程逻辑器件，具有开发周期短，成本低，风险小，集成度高，灵活性大，且便于电子系统维护和升级，因此成为了数字芯片的主流，被广泛应用在通信、控制、视频、信息处理、消费电子、互联网、汽车以及航空航天等诸多领域。
[0003]作为可编程逻辑器件最基本的应用，多路复用器(Multiplexer，简称MUX)是逻辑设计中最基本的元件，几乎所有的组合逻辑都离不开多路复用器，可以实现编码器，译码器，比较器，各种宽输入的组合逻辑函数，以及加法器和乘法器的逻辑扩展等诸多应用。
[0004]传统的FPGA，一个可配置逻辑单元中的一个基本模块，最大可以实现一个16:1(16位输入I位输出)的多路复用器，更大输入的多路复用器则需要通过外围的开关矩阵和走线，进行级联。随着应用系统功能增强和规模增大，需要处理的数据流和位数相应增大，16位输入的基本模块已经不能满足应用的需求，然而更大数据流的实现，则需要通过开关矩阵的局部走线进行级联，不仅占用了外围走线资源，增加布局布线程序的负担，而且速度变慢，需要的时序约束严格，增加设计的复杂性。
【发明内容】
[0005]本实用新型的目的是克服现有技术中存在的不足，提供一种二维可扩展多路复用器的级联结构，其结构紧凑，扩展灵活，可实现高速配置扩展或数据流式的扩展，提高进位速度，能更加充分地利用布线资源，减轻布线负担。
[0006]按照本实用新型提供的技术方案，所述二维可扩展多路复用器的级联结构，包括若干功能函数组，所述功能函数组内设置至少一个查找表逻辑组；一个功能函数组内的查找表逻辑组与所在功能函数组内的查找表逻辑组利用二输入选择器进行级联，或一个功能函数组内的查找表逻辑组与相邻功能函数组内的查找表逻辑组利用二输入选择器进行级联。
[0007]所述查找表逻辑组包括二输入多路复用器、四输入多路复用器、八输入多路复用器或十六输入多路复用器。
[0008]所述功能函数组内设置两个查找表逻辑组，两个查找表逻辑组在功能函数组内呈两列布置。
[0009]以所述功能函数组作为一个最小重复单元，多个所述功能函数组重复布置存在时，相邻功能函数组内的查找表逻辑组通过二输入选择器进行级联。
[0010]以两个所述功能函数组作为一个级联单元，其中一个功能函数组作为另一功能函数组的进位输出，两个功能函数组利用二输入选择器进行级联。
[0011]所述功能函数组包括第一功能函数组及第二功能函数组，所述第一功能函数组与第二功能函数组间组合进行高速配置扩展时，第一功能函数组包括第一查找表逻辑组、第二查找表逻辑组、第一二输入选择器及第二二输入选择器；第二功能函数组包括第三查找表逻辑组、第四查找表逻辑组、第五二输入选择器及第六二输入选择器，第一查找表逻辑组与第三查找表逻辑组位于相同一列，第二查找表逻辑组与第四查找表逻辑组位于相同一列；
[0012]第一查找表逻辑组的输出端及第二查找表逻辑组的输出端均与第一二输入选择器的输入端连接，第一二输入选择器的选择控制端与第二查找表逻辑组的AX选择控制端连接，第一二输入选择器的输出端输出第一 09A信号；第二二输入选择器的输入端与第一二输入选择器的输出端及第五二输入选择器的输出端连接，第二二输入选择器的选择控制端与第一查找表逻辑组的AX选择控制端连接，第二二输入选择器的输出端输出第一OlOA信号；
[0013]第五二输入选择器的输入端与第三查找表逻辑组的输出端及第四查找表逻辑组的输出端连接，第五二输入选择器的选择控制端与第三查找表逻辑组的AX选择控制端连接，第五二输入选择器的输出端输出第二 09A信号，第五二输入选择器的输出端还与第六二输入选择器的输入端连接，第六二输入选择器的输入端还与第一二输入选择器的输出端连接，第六二输入选择器的选择控制端与第四查找表逻辑组的AX选择控制端连接，第六二输入选择器的输出端输出第二 OlOA信号。
[0014]所述功能函数组包括第一功能函数组及第二功能函数组，所述第一功能函数组与第二功能函数组间组合进行高速配置扩展时，第一功能函数组包括第一查找表逻辑组、第二查找表逻辑组、第一二输入选择器及第二二输入选择器；第二功能函数组包括第三查找表逻辑组、第四查找表逻辑组及第五二输入选择器，第一查找表逻辑组与第三查找表逻辑组位于相同一列，第二查找表逻辑组与第四查找表逻辑组位于相同一列；
[0015]第一查找表逻辑组的输出端及第二查找表逻辑组的输出端均与第一二输入选择器的输入端连接，第一二输入选择器的选择控制端与第二查找表逻辑组的AX选择控制端连接，第一二输入选择器的输出端输出第一 09A信号,第一二输入选择器的输出端与与第二二输入选择器的输入端连接，第二二输入选择器的输入端还与第五二输入选择器的输出端连接，第二二输入选择器的选择控制端与第一查找表逻辑组的AX选择控制端连接；第二二输入选择器的输出端输出第一 OlOA信号；
[0016]第五二输入选择器的输入端分别与第三查找表逻辑组的输出端及第四查找表逻辑组的输出端连接，第五二输入选择器的选择控制端与第四查找表逻辑组的AX选择控制端连接，第五二输入选择器的输出端输出第二 09A信号。
[0017]所述功能函数组包括第一功能函数组及第二功能函数组，所述第一功能函数组与第二功能函数组间组合进行数据流配置扩展时，所述第一功能函数组包括第一查找表逻辑组及第三二输入选择器；第二功能函数组包括第三查找表逻辑组及第七二输入选择器；第一查找表逻辑组与第三查找表逻辑组位于相同一列，第二查找表逻辑组与第四查找表逻辑组位于相同一列；
[0018]第一查找表逻辑组的输出端及第三查找表逻辑组的输出端均与第三二输入选择器的输入端连接，第三二输入选择器的选择控制端与第一查找表逻辑组的Al选择控制端连接，第三二输入选择器的输出端输出09B信号；[0019]第七二输入选择器的两输入端均与第三二输入选择器的输出端连接，第七二输入选择器的选择控制端与第三查找表逻辑组的Al选择控制端连接，第七二输入选择器的输出端输出OlOB信号。
[0020]所述功能函数组包括第一功能函数组及第二功能函数组，所述第一功能函数组与第二功能函数组间组合进行数据流配置扩展时，所述第一功能函数组包括第一查找表逻辑组及第三二输入选择器；第二功能函数组包括第三查找表逻辑组及第七二输入选择器；第一查找表逻辑组与第三查找表逻辑组位于相同一列，第二查找表逻辑组与第四查找表逻辑组位于相同一列；
[0021]第二查找表逻辑组的输出端及第四查找表逻辑组的输出端均与第四二输入选择器的输入端连接，第四二输入选择器的选择控制端与第二查找表逻辑组的Al选择控制端连接，第四二输入选择器的输出端输出09C信号；
[0022]第八二输入选择器的输入端均与第四二输入选择器的输出端连接，第八二输入选择器的选择控制端与第四查找表逻辑组的Al选择控制端连接，第八二输入选择器的输出端输出OlOC信号。
[0023]第一功能函数组还包括第二查找表逻辑组及第四二输入选择器；第二功能函数组还包括第四查找表逻辑组及第八二输入选择器；
[0024]第二查找表逻辑组的输出端及第四查找表逻辑组的输出端均与第四二输入选择器的输入端连接，第四二输入选择器的选择控制端与第二查找表逻辑组的Al选择控制端连接，第四二输入选择器的输出端输出09C信号；
[0025]第八二输入选择器的输入端均与第四二输入选择器的输出端连接，第八二输入选择器的选择控制端与第四查找表逻辑组的Al选择控制端连接，第八二输入选择器的输出端输出OlOC信号。
[0026]本实用新型的优点:可以直接为用户提供基本模块宽达64位的多路复用器结构，并且可以根据用户的要求进行灵活扩展，可实现高速配置的扩展方式或数据流式配置的扩展方式，同时由于功能函数组与功能函数组之间的连接为直接级联结构，无须通过布局布线互连资源，不仅可以提高进位速度，在配置较复杂的逻辑函数时，可以更加充分地利用走线资源，有效地减轻布局布线程序的负担。
【专利附图】
【附图说明】
[0027]图1为现有多路复用器的基板单元结构。
[0028]图2为本实用新型可扩展多路复用器的基本单元结构。
[0029]图3为本实用新型进行一种高速配置扩展的级联结构图。
[0030]图4为本实用新型进行另一种高速配置扩展的级联结构图。
[0031]图5为本实用新型进行数据流配置扩展的级联结构图。
[0032]附图标记说明:11-第一六输入查找表、12-第二六输入查找表、13-第三六输入查找表、14-第四六输入查找表、15-第九二输入选择器、16-第十二输入选择器、17-第十三二输入选择器、21-第一功能函数组、22-第一查找表逻辑组、23-第二查找表逻辑组、24-第一二输入选择器、25-第二二输入选择器、26-第三二输入选择器、27-第四二输入选择器、28-第二功能函数组、29-第三查找表逻辑组、30-第四查找表逻辑组、31-第五二输入选择器、32-第六二输入选择器、33-第七二输入选择器及34-第八二输入选择器。
【具体实施方式】
[0033]下面结合具体附图和实施例对本实用新型作进一步说明。
[0034]一个四输入的查找表LUT4(Look-up Table，简称LUT)，最大可以实现一个2:1 (二位输入一位输出)的多路复用器MUX,用查找表结构实现多路复用器的基本原理可以简述如下，表1为一个LUT4实现一个2:1的MUX的真值表，其中A，B, C为查找表LUT4中四个输入控制信号中的三个，由真值表可知，当C=O时，Y=A ;当C=I时，Y=B，即实现了一个2:1的MUX，其中C作为选择信号，A，B作为输入信号，Y中的值通过查找表的静态地址SRAM值进行配置，则用查找表的方法实现了一个2:1的MUX。
[0035]同样方法，对于一个六输入的查找表LUT6 ,可以用其中二个信号作为选择信号，剩下四个信号作为输入信号，因此最大可以实现一个4:1 (四位输入一位输出)的多路复用器。传统的FPGA中，每个可配置逻辑单元中，包含两个独立的逻辑块，每个逻辑块中的多路复用器基本结构如图1所示，一个逻辑块中包含四个六输入查找表及三个可配置的二输入选择器，即一个逻 辑块中包含第一六输入查找表11、第二六输入查找表12、第三六输入查找表13、第四六输入查找表14、第九二输入选择器15、第十二输入选择器16及第^ 二输入选择器17 ;把四个六输入分为两组，在具体实施时，第一六输入查找表11与第二六输入查找表12 —组,第三六输入查找表13与第四六输入查找表14为另一组,第一六输入查找表11与第二六输入查找表12通过第^ 二输入选择器17选择输出，形成一个8:1 (八位输入一位输出)的多路复用器。第三六输入查找表13及第四六输入查找表14通过第九二输入选择器15选择输出，形成另一个8:1的多路复用器。通过第十二输入选择器15将两个8:1的多路复用器形成16:1的多路复用器。
[0036]表1
[0037]
A [B [C [?
OO O O
----
--?I
----
----
?III
----
[0038]
【权利要求】
1.一种二维可扩展多路复用器的级联结构，包括若干功能函数组，其特征是，所述功能函数组内设置至少一个查找表逻辑组；一个功能函数组内的查找表逻辑组与所在功能函数组内的查找表逻辑组利用二输入选择器进行级联，或一个功能函数组内的查找表逻辑组与相邻功能函数组内的查找表逻辑组利用二输入选择器进行级联。
2.根据权利要求1所述的二维可扩展多路复用器的级联结构，其特征是:所述查找表逻辑组包括二输入多路复用器、四输入多路复用器、八输入多路复用器或十六输入多路复用器。
3.根据权利要求1所述的二维可扩展多路复用器的级联结构，其特征是:所述功能函数组内设置两个查找表逻辑组，两个查找表逻辑组在功能函数组内呈两列布置。
4.根据权利要求3所述的二维可扩展多路复用器的级联结构，其特征是:以所述功能函数组作为一个最小重复单元，多个所述功能函数组重复布置存在时，相邻功能函数组内的查找表逻辑组通过二输入选择器进行级联。
5.根据权利要求3所述的二维可扩展多路复用器的级联结构，其特征是:以两个所述功能函数组作为一个级联单元，其中一个功能函数组作为另一功能函数组的进位输出，两个功能函数组利用二输入选择器进行级联。
6.根据权利要求3所述的二维可扩展多路复用器的级联结构，其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28)，所述第一功能函数组(21)与第二功能函数组(28)间组合进行高速配置扩展时，第一功能函数组(21)包括第一查找表逻辑组(22)、第二查找表 逻辑组(23)、第一二输入选择器(24)及第二二输入选择器(25);第二功能函数组(28)包括第三查找表逻辑组(29)、第四查找表逻辑组(30)、第五二输入选择器(31)及第六二输入选择器(32)，第一查找表逻辑组(22)与第三查找表逻辑组(29)位于相同一列，第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列； 第一查找表逻辑组(22)的输出端及第二查找表逻辑组(23)的输出端均与第一二输入选择器(24)的输入端连接，第一二输入选择器(24)的选择控制端与第二查找表逻辑组(23)的AX选择控制端连接,第一二输入选择器(24)的输出端输出第一 09A信号；第二二输入选择器(25)的输入端与第一二输入选择器(24)的输出端及第五二输入选择器(31)的输出端连接，第二二输入选择器(25)的选择控制端与第一查找表逻辑组(22)的AX选择控制端连接，第二二输入选择器(25)的输出端输出第一 OlOA信号； 第五二输入选择器(31)的输入端与第三查找表逻辑组(29)的输出端及第四查找表逻辑组(30)的输出端连接，第五二输入选择器(31)的选择控制端与第三查找表逻辑组(29)的AX选择控制端连接,第五二输入选择器(31)的输出端输出第二 09A信号,第五二输入选择器(31)的输出端还与第六二输入选择器(32)的输入端连接，第六二输入选择器(32)的输入端还与第一二输入选择器(24)的输出端连接，第六二输入选择器(32)的选择控制端与第四查找表逻辑组(22)的AX选择控制端连接，第六二输入选择器(32)的输出端输出第二 OlOA信号。
7.根据权利要求3所述的二维可扩展多路复用器的级联结构，其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28)，所述第一功能函数组(21)与第二功能函数组(28)间组合进行高速配置扩展时，第一功能函数组(21)包括第一查找表逻辑组(22)、第二查找表逻辑组(23)、第一二输入选择器(24)及第二二输入选择器(25);第二功能函数组(28)包括第三查找表逻辑组(29)、第四查找表逻辑组(30)及第五二输入选择器(31 )，第一查找表逻辑组(22 )与第三查找表逻辑组(29 )位于相同一列，第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列； 第一查找表逻辑组(22)的输出端及第二查找表逻辑组(23)的输出端均与第一二输入选择器(24)的输入端连接，第一二输入选择器(24)的选择控制端与第二查找表逻辑组(23)的AX选择控制端连接,第一二输入选择器(24)的输出端输出第一 09A信号，第一二输入选择器(24)的输出端与与第二二输入选择器(25)的输入端连接,第二二输入选择器(25)的输入端还与第五二输入选择器(31)的输出端连接，第二二输入选择器(25)的选择控制端与第一查找表逻辑组(22)的AX选择控制端连接；第二二输入选择器(25)的输出端输出第一 OlOA信号； 第五二输入选择器(31)的输入端分别与第三查找表逻辑组(29)的输出端及第四查找表逻辑组(30)的输出端连接，第五二输入选择器(31)的选择控制端与第四查找表逻辑组(30)的AX选择控制端连接,第五二输入选择器(31)的输出端输出第二 09A信号。
8.根据权利要求3所述的二维可扩展多路复用器的级联结构，其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28)，所述第一功能函数组(21)与第二功能函数组(28)间组合进行数据流配置扩展时，所述第一功能函数组(21)包括第一查找表逻辑组(22)及第三二输入选择器(26);第二功能函数组(28)包括第三查找表逻辑组(29)及第七二输入选择器(33);第一查找表逻辑组(22)与第三查找表逻辑组(29)位于相同一列，第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列； 第一查找表逻辑组(22) 输出端及第三查找表逻辑组(29)的输出端均与第三二输入选择器(26)的输入端连接，第三二输入选择器(26)的选择控制端与第一查找表逻辑组(22)的Al选择控制端连接，第三二输入选择器(26)的输出端输出09B信号； 第七二输入选择器(33)的两输入端均与第三二输入选择器(26)的输出端连接，第七二输入选择器(33)的选择控制端与第三查找表逻辑组(29)的Al选择控制端连接，第七二输入选择器(33)的输出端输出OlOB信号。
9.根据权利要求3所述的二维可扩展多路复用器的级联结构，其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28)，所述第一功能函数组(21)与第二功能函数组(28)间组合进行数据流配置扩展时，所述第一功能函数组(21)包括第一查找表逻辑组(22)及第三二输入选择器(26);第二功能函数组(28)包括第三查找表逻辑组(29)及第七二输入选择器(33);第一查找表逻辑组(22)与第三查找表逻辑组(29)位于相同一列，第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列； 第二查找表逻辑组(23)的输出端及第四查找表逻辑组(30)的输出端均与第四二输入选择器(27)的输入端连接，第四二输入选择器(27)的选择控制端与第二查找表逻辑组(23)的Al选择控制端连接，第四二输入选择器(27)的输出端输出09C信号； 第八二输入选择器(34)的输入端均与第四二输入选择器(27)的输出端连接，第八二输入选择器(34)的选择控制端与第四查找表逻辑组(30)的Al选择控制端连接，第八二输入选择器(34)的输出端输出OlOC信号。
10.根据权利要求8所述的二维可扩展多路复用器的级联结构，其特征是:第一功能函数组(21)还包括第二查找表逻辑组(23)及第四二输入选择器(27);第二功能函数组(28)还包括第四查找表逻辑组(30)及第八二输入选择器(34)； 第二查找表逻辑组(23)的输出端及第四查找表逻辑组(30)的输出端均与第四二输入选择器(27)的输入端连接，第四二输入选择器(27)的选择控制端与第二查找表逻辑组(23)的Al选择控制端连接，第四二输入选择器(27)的输出端输出09C信号； 第八二输入选择器(34)的输入端均与第四二输入选择器(27)的输出端连接，第八二输入选择器(34)的选择控制端与第四查找表逻辑组(30)的Al选择控制端连接，第八二输入选择器(34)的输出端 输出OlOC信号。
【文档编号】H03K19/177GK203747793SQ201420051291
【公开日】2014年7月30日 申请日期:2014年1月26日 优先权日:2014年1月26日
【发明者】冯盛, 刘彤, 霍杰, 万清 申请人:中国电子科技集团公司第五十八研究所