六位数字延迟线的制作方法
【专利摘要】本实用新型公开了六位数字延迟线；该延迟线包括依次相连的发射／接收输入隔离开关、六位延迟线单元和发射／接收输出隔离开关；每位延迟线单元均由依次相连的相应的延迟线单元输入选择开关、延迟线单元相位延迟线、延迟线单元相位参考线和延迟线单元输出选择开关组成；延迟线单元相位延迟线由陶瓷基片组成；由于采用陶瓷基片作为新的延迟线单元相位延迟线，使得延迟线单元体积降低，只需单层电路即可实现六位数字延迟线。
【专利说明】六位数字延迟线
【技术领域】
[0001] 本实用新型涉及微波通信领域，具体涉及一种六位数字延迟线。
【背景技术】
[0002] 与单片集成技术相比，平面集成数字延迟线具有工艺要求低、设计灵活等优势，是 目前工程上主要的应用形式。传统平面集成数字延迟线的时间延迟是通过传输线的电长度 来实现，因此，延迟单元的体积随着位数的增加而增大，从而导致延迟线组件体积过大、设 计困难度增加和调试困难等问题，通常很难实现六位平面集成数字延迟线。
[0003] 为减小延迟线单位的体积，基于传输线加载电容技术的多层版延迟线电路中相继 报道，可有效实现Ku波段六位数字延迟线，但该技术由于多层板电路工艺复杂、设计难度 大等原因，目前还仍未成熟。
【发明内容】
[0004] 本实用新型的目的是提供一种六位数字延迟线，实现了单层电路的六位数字延迟 线。
[0005] 本发明的一个实施例是提供一种六位数字延迟线，包括依次相连的发射/接收输 入隔离开关、六位延迟线单元和发射/接收输出隔离开关；每位延迟线单元均由依次相连 的相应的延迟线单元输入选择开关、延迟线单元相位延迟线、延迟线单元相位参考线和延 迟线单元输出选择开关组成；延迟线单元相位延迟线由陶瓷基片组成。
[0006] 本申请的六位数字延迟线的技术方案，由于采用陶瓷基片作为新的延迟线单元相 位延迟线，使得延迟线单元体积降低，只需单层电路即可实现六位数字延迟线。
【专利附图】
【附图说明】
[0007] 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申 请的示意性实施例及其说明用于解释本申请，并构成对本申请的不当限定。在附图中：
[0008] 图1示意性地示出了根据本申请一个实施例的六位数字延迟线的结构示意图；
[0009] 图2示意性地示出了根据本申请一个实施例的耦合线结构的8 λ延迟线单元相位 延迟线的结构示意图。
[0010] 在这些附图中，使用相同的参考标号来表示相同或相似的部分；
[0011] 其中，1、发射/接收输入隔尚开关；2、发射/接收输出隔尚开关；3、32 λ延迟线 单元；4、1λ延迟线单元；5、4λ延迟线单元；6、16λ延迟线单元；7、8λ延迟线单元；8、 2 λ延迟线单元；9、六位数字延迟线开关控制模块；10、32 λ延迟线单元输入选择开关；11、 32 λ延迟线单元相位延迟线；12、32 λ延迟线单元相位参考线；13、32 λ延迟线单元输出选 择开关；14、1λ延迟线单元输入选择开关；15、1λ延迟线单元相位延迟线；16、1λ延迟线 单元相位参考线；17、1 λ延迟线单元输出选择开关；18、4λ延迟线单元输入选择开关；19、 4 λ延迟线单元相位延迟线；20、4 λ延迟线单元相位参考线；21、4 λ延迟线单元输出选择 开关；22、16λ延迟线单元输入选择开关；23、16λ延迟线单元相位延迟线；24、16λ延迟 线单元相位参考线；25、16 λ延迟线单元输出选择开关；26、8 λ延迟线单元输入选择开关； 27、8λ延迟线单元相位延迟线；28、8λ延迟线单元相位参考线；29、8λ延迟线单元输出选 择开关；30、2λ延迟线单元输入选择开关；31、2λ延迟线单元相位延迟线；32、2λ延迟线 单元相位参考线；33、2 λ延迟线单元输出选择开关；34、输入微带线；35、耦合线；36、输出 微带线。
【具体实施方式】
[0012] 为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本 申请作进一步地详细说明。
[0013] 在以下描述中，对" 一个实施例"、"实施例"、" 一个示例"、"示例"等等的引用表明 如此描述的实施例或示例可以包括特定特征、结构、特性、性质、元素或限度，但并非每个实 施例或示例都必然包括特定特征、结构、特性、性质、元素或限度。另外，重复使用短语"根据 本申请的一个实施例"虽然有可能是指代相同实施例，但并非必然指代相同的实施例。
[0014] 为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。
[0015] 根据本申请的一个实施例，提供了一种X波段平面集成六位数字延迟线，如图1所 示，可以包括依次相连的发射/接收输入隔离开关1、六位延迟线单元和发射/接收输出隔 离开关2 ;每位延迟线单元均由依次相连的相应的延迟线单元输入选择开关、延迟线单元 相位延迟线、延迟线单元相位参考线和延迟线单元输出选择开关组成；延迟线单元相位延 迟线由陶瓷基片组成。
[0016] 其中，六位延迟线单元分别为32λ延迟线单元3、1λ延迟线单元4、4λ延迟线单 元5、16λ延迟线单元6、8λ延迟线单元7和2λ延迟线单元8;
[0017] 32 λ延迟线单元3由32 λ延迟线单元输入选择开关1〇、32 λ延迟线单元相位延 迟线11、32 λ延迟线单元相位参考线12和32 λ延迟线单元输出选择开关13组成；
[0018] 1 λ延迟线单元4由1 λ延迟线单元输入选择开关14、1 λ延迟线单元相位延迟线 15、1 λ延迟线单元相位参考线16和1 λ延迟线单元输出选择开关17组成；
[0019] 4λ延迟线单元5由4λ延迟线单元输入选择开关18、4λ延迟线单元相位延迟线 19、4 λ延迟线单元相位参考线20和4 λ延迟线单元输出选择开关21组成；
[0020] 16 λ延迟线单元6由16 λ延迟线单元输入选择开关22、16 λ延迟线单元相位延 迟线23、16 λ延迟线单元相位参考线24和16 λ延迟线单元输出选择开关25组成；
[0021] 8λ延迟线单元7由8λ延迟线单元输入选择开关26、8λ延迟线单元相位延迟线 27、8 λ延迟线单元相位参考线28和8 λ延迟线单元输出选择开关29组成；
[0022] 2λ延迟线单元8由2λ延迟线单元输入选择开关30、2λ延迟线单元相位延迟线 31、2λ延迟线单元相位参考线32和2λ延迟线单元输出选择开关33组成。
[0023] 根据本申请的一个实施例，延迟线单元相位延迟线采用陶瓷基片制成，陶瓷基片 具有耦合线结构的性能，因此，延迟线单元相位延迟线可以由输入微带线34、耦合线35和 输出微带线36组成；由如图2所示，以8λ延迟线单元7为例，由8λ延迟线单元输入选 择开关26、8λ延迟线单元相位延迟线27、8λ延迟线单元相位参考线28和8λ延迟线单 元输出选择开关29组成，8 λ延迟线单元相位延迟线27由输入微带线34、耦合线35和输 出微带线36组成；8 λ延迟线单元输入选择开关26和8 λ延迟线单元输出选择开关29在 8入，延迟线单元相位延迟线27和8λ延迟线单元相位参考线28传输线之间切换，得到了 两种不同的相移量，产生射频信号的相位差（时延）；通过调节耦合线35的物理长度，可实 现不同倍数波长的延迟时间。
[0024] 根据本申请的一个实施例，延迟线单元相位参考线可以由微波基片组成。
[0025] 根据本申请的一个实施例，微波基片可以为RF60基片或R〇gers5880基片。
[0026] 根据本申请的一个实施例，32 λ延迟线单元相位延迟线11可以由4个8 λ延迟线 单元相位延迟线27相连组成；16 λ延迟线单元相位延迟线23可以由2个8 λ延迟线单元 相位延迟线27相连组成；利用延迟线单元相位延迟线的耦合性能，通过对32 λ延迟线单元 相位延迟线11和16 λ延迟线单元相位延迟线23可以采用8 λ延迟线单元中的相位延迟 线级联和延迟线组件的合理布局，进一步实现了 X波段六位数字延迟线。
[0027] 根据延迟线是利用开关选取不同的路线来达到延迟目的的工作原理，本申请通过 切换每一位延迟线单元的输入/输出开关在延迟态（相位延迟线）和基准态（相位参考 线）两者之间选择信号传输路径；六位数字延迟线开关由六位数字延迟线开关控制模块9 进行控制，通过六位数字延迟线开关控制模块9分别对六位延迟线单元的输入/输出开关 进行控制，由于每一位延迟线都有延迟态和基态两种状态，使得延迟线具有2的6次方次组 合，从而实现对信号的不同延迟时间的控制；六位数字延迟线的工作模式由发射/接收输 入隔离开关1和发射/接收输出隔离开关2控制；所有电路片及开关采用共晶的方式烧结 到腔体。
[0028] 根据本申请的一个实施例，当发射/接收输入隔离开关1和发射/接收输出隔离 开关2均设在发射支路，发射支路导通，接收支路隔离，则延迟线工作在发射模式，反之，发 射/接收输入隔离开关1和发射/接收输出隔离开关2均设在接收支路，接收支路导通，发 射支路隔离，则延迟线工作在接收模式；信号通过发射/接收输入隔离开关1后，将依次通 过32 λ延迟线单元3、1 λ延迟线单元4、1 λ延迟线单元5、16 λ延迟线单元6、8 λ延迟线 单元7和2 λ延迟线单元8,最终经过发射/接收输出隔离开关2后输出。
[0029] 由于本申请采用单层电路，因此可以通过增加放大器对高位延迟线单元引入的插 损进行增益补偿，从而获得符合要求的增益平坦度等指标要求。
[0030] 针对本申请的平面集成六位数字延迟线，本申请提供了一种新型的延迟线单元， 该延迟线单元的相位延迟线由陶瓷基片组成，使得延迟线单元体积大大降低，从而为设计 平面集成六位数字延迟线提供了一种重要途径；在该基础上的平面集成六位数字延迟线只 需单层电路板工艺，工艺要求简单；在设计方法方面，由于采用了单层电路结构，采用三维 场仿真技术很容易设计出所需的延迟时间，因此具有设计容易、易调谐等优点。
[0031] 以上所述仅为本申请的实施例而已，并不用于限制本申请，对于本领域的技术人 员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、 等同替换、改进等，均应包含在本申请的权利要求范围之内。
【权利要求】
1. 六位数字延迟线，其特征是：包括依次相连的发射/接收输入隔离开关、六位延迟线 单元和发射/接收输出隔离开关；所述每位延迟线单元均由依次相连的相应的延迟线单元 输入选择开关、延迟线单元相位延迟线、延迟线单元相位参考线和延迟线单元输出选择开 关组成；所述延迟线单元相位延迟线由陶瓷基片组成； 所述延迟线单元相位参考线由微波基片组成； 所述六位延迟线单元分别为32 λ延迟线单元、1 λ延迟线单元、4 λ延迟线单元、16 λ 延迟线单元、8 λ延迟线单元和2λ延迟线单元； 所述32 λ延迟线单元由32 λ延迟线单元输入选择开关、32 λ延迟线单元相位延迟线、 32 λ延迟线单元相位参考线和32 λ延迟线单元输出选择开关组成； 所述1 λ延迟线单元由1λ延迟线单元输入选择开关、1 λ延迟线单元相位延迟线、1 λ 延迟线单元相位参考线和1λ延迟线单元输出选择开关组成； 所述4 λ延迟线单元由4λ延迟线单元输入选择开关、4 λ延迟线单元相位延迟线、4 λ 延迟线单元相位参考线和4λ延迟线单元输出选择开关组成； 所述16 λ延迟线单元由16 λ延迟线单元输入选择开关、16 λ延迟线单元相位延迟线、 16 λ延迟线单元相位参考线和16 λ延迟线单元输出选择开关组成； 所述8 λ延迟线单元由8λ延迟线单元输入选择开关、8 λ延迟线单元相位延迟线、8 λ 延迟线单元相位参考线和8 λ延迟线单元输出选择开关组成； 所述2 λ延迟线单元由2λ延迟线单元输入选择开关、2 λ延迟线单元相位延迟线、2 λ 延迟线单元相位参考线和2λ延迟线单元输出选择开关组成。
2. 根据权利要求1所述的六位数字延迟线，其特征是：所述微波基片为RF60基片或 Rogers 5880 基片。
3. 根据权利要求1所述的六位数字延迟线，其特征是：所述32 λ延迟线单元相位延 迟线由4个8 λ延迟线单元相位延迟线相连组成；所述16 λ延迟线单元相位延迟线由2个 8λ延迟线单元相位延迟线相连组成。
【文档编号】H03L7/06GK203896332SQ201420140703
【公开日】2014年10月22日 申请日期:2014年3月27日 优先权日:2014年3月27日
【发明者】刘琨, 林世明 申请人:成都集思科技有限公司