一种消除直流失调电压的运算放大器电路的制作方法
【专利摘要】本实用新型公开了一种消除直流失调电压的运算放大器电路，包括两个跨导增益单元、一个阻抗单元、四个开关、三个电容，其中第一跨导增益单元包括4个P型MOS管，第二跨导增益单元包含3个N型MOS管；阻抗单元包含4个P型MOS管和4个N型MOS管，采用单端输出的套筒式共源共栅结构，将电流转化为电压并获得足够的增益；电容存储因工艺偏差等因素引起的失调信号，在开关控制闭环下实现直流失调的负反馈，本实用新型提出的差分输入单端输出运算放大器，通过电容采样失调信号，能有有效解决工艺偏差等因素导致的直流失调问题，电路结构简单，能和标准CMOS工艺兼容，易于应用。
【专利说明】—种消除直流失调电压的运算放大器电路
【技术领域】
[0001 ] 本实用新型涉及一种运算放大器电路，尤其涉及一种消除直流失调电压的运算放大器电路。
【背景技术】
[0002]如果运放输入端电压为0V，则输出端电压也应该为0V，但事实上，输入端为OV时输出端总有一定电压，该电压称为失调电压。近年来消费电子市场膨胀，集成电路电源领域也飞速发展，伴随产品性能要求越来越高，对作为电源核心的基准电压要求越来越苛刻。应用于带隙基准电路中的运算放大器，其失调电压往往被放大并且体现在基准输出上，对基准精度影响很大，因此需要采取措施消除运放的直流失调。
实用新型内容
[0003]有鉴于现有技术的缺陷，本实用新型提供一种消除直流失调电压的运算放大器电路，包括第一跨导增益单元、第二跨导增益单元、阻抗单元，所述第一跨导增益单元(I)和所述第二跨导增益单元(2)均分别与所述阻抗单元(3)电连接；
[0004]所述第一跨导增益单元(I)包括4个P型MOS管，分别为P型MOS管(MPl)、P型MOS管(MP2)、P型MOS管(MP3)和P型MOS管(MP4)，所述P型MOS管(MPl)的漏极接所述P型MOS管(MP2)的源极，所述P型MOS管(MPl)的栅极接偏置电压(Vpbl )，所述P型MOS管(MP2 )的栅极接偏置电压(Vpb2 )，所述P型MOS管(MP3 )的源级、所述P型MOS管(MP4 )的源级和所述P型MOS管(MP2)的漏级相连，所述P型MOS管(MP3)的栅极和所述P型MOS管(MP4)的栅极分别接放大器电路的差分输入端Vin和Vip ；
[0005]所述第二跨导增益单元(2)包括3个N型MOS管，分别为N型MOS管(丽I)、N型MOS管(丽2)和N型MOS管(丽3)，所述N型MOS管(丽I)的源极、所述N型MOS管(丽2)的源极和所述N型MOS管(丽3)的漏级接在一起，所述N型MOS管(丽3)的栅极接偏置电压(Vnbl)；
[0006]所述阻抗单元包含4个P型MOS管，分别为P型MOS管(MP5)、P型MOS管(MP6)、P型MOS管(MP7)和P型MOS管(MP8)，和4个N型MOS管，分别为N型MOS管(MN4)、N型MOS管(MN5)、N型MOS管(MN6)和N型MOS管(MN7)，所述P型MOS管(MP5)的漏级接所述P型MOS管(MP6)的源极，所述P型MOS管(MP7)的漏级接所述P型MOS管(MP7)的源极，所述P型MOS管(MP5)的栅极、所述P型MOS管(MP7)的栅极与所述偏置电压(VpbI)连接，所述P型MOS管(MP6)的栅极、所述P型MOS管(MP8)的栅极与偏置电压(Vpb2)连接，所述P型MOS管(MP6)的漏级、所述N型MOS管(MN4)的栅极、所述N型MOS管(MN4)的漏级以及所述N型MOS管(丽5)的栅极接在一起，所述N型MOS管(MN4)的源极、所述N型MOS管(MN6)的栅极、所述N型MOS管(MN6)的漏级以及所述N型MOS管(丽7)的栅极接在一起，所述N型MOS管(丽5)的源极和所述N型MOS管(丽7)的漏级接在一起。
[0007]所述开关控制运算放大器电路的工作模式，在采样阶段，运算放大器电路对失调信号进行采样并将失调信号存储在电容上，在失调消除阶段，运算放大器电路形成直流失调的负反馈，减小运算放大信号的的失调。
[0008]进一步地，所述第一跨导增益单元中所述P型MOS管(MP3)的漏极与所述N型MOS管(MN4)的源极、N型MOS管(MN6)的栅极、N型MOS管(MN6)的漏级相连，P型MOS管(MP4)的漏极与N型MOS管(丽5)的源极和N型MOS管(丽7)的漏级相连。
[0009]进一步地，所述第二跨阻增益单元中所述N型MOS管(丽I)的漏极与所述阻抗单元中所述P型MOS管(MP5)的漏极和所述P型MOS管(MP6)的源极相连，所述N型MOS管(丽2)的漏极与所述P型MOS管(MP7)的漏极和所述P型MOS管(MP8)的源极相连。
[0010]进一步地，所述运算放大器电路还包括开关，所述开关为时钟控制开关，即用时钟控制的开关，数量为4个，分别为开关(SI)、开关(S2)、开关(S3)和开关(S4)，为匹配开关，所述开关(SI)、所述开关(S3)和所述开关(S4)是同向时钟控制开关，所述开关(S2)是与S1、S3、S4反向且不交叠的时钟控制开关。
[0011]进一步地，所述运算放大器还包括电容，所述电容的数量为3个，分别为电容(Cl)、电容(C2)和电容(C3)，为匹配电容，电容(C3)的电容量大于所述电容(Cl)和所述电容(C2)的电容量，电容(C3)为大电容。
[0012]进一步地，所述开关(SI)的两端分别与所述第一跨阻增益单元中的所述P型MOS管(MP4)的栅极和所述P型MOS管(MP3)的栅极相连，所述开关(S2)的两端分别与所述P型MOS管(MP8)的漏极和输出端(Vout)相连，所述开关(S3)的两端分别与所述P型MOS管(MP8)的漏极和所述电容(Cl)的正极相连，所述开关(S4)分别与所述输出端(Vout)和所述电容(C2)的正极相连，所述电容(C3)的正极与所述输出端(Vout)相连，和地(GND)相连。
[0013]本实用新型提供的一种消除直流失调电压的运算放大器电路，包括两个跨导增益单元、一个阻抗单元、四个开关、三个电容，其中第一跨导增益单元包括4个P型MOS管，第二跨导增益单元包含3个N型MOS管；阻抗单元包含4个P型MOS管和4个N型MOS管，采用单端输出的套筒式共源共栅结构，将电流转化为电压并获得足够的增益；电容存储因工艺偏差等因素引起的失调信号，在开关控制闭环下实现直流失调的负反馈，从而实现放大器低的直流失调。本实用新型实现了一种差分输入单端输出运算放大器，通过电容采样失调信号，能有有效解决工艺偏差等因素导致的直流失调问题，电路结构简单，能和标准CMOS工艺兼容，易于应用。
[0014]以下将结合附图对本实用新型的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本实用新型的目的、特征和效果。
【专利附图】
【附图说明】
[0015]图1是本实用新型的一个较佳具体实施例的电路图；
[0016]图2是本实用新型的一个较佳具体实施例在工作过程中开关的状态。
【具体实施方式】
[0017]图1为本实用新型的一个较佳具体实施例的电路图，即一种消除直流失调电压的运算放大器电路的电路图，包括第一跨导增益单元1、第二跨导增益单元2、阻抗单元3、开关和电容；第一跨导增益单元包括4个P型MOS管，分别为P型MOS管MPl、P型MOS管MP2、P型MOS管MP3和P型MOS管MP4，第一跨导增益单元是共源共栅偏置做尾电流源式的差分输入结构，将差分输入电压转化为电流，P型MOS管MPl的漏极接P型MOS管MP2的源极，P型MOS管MPl的栅极接偏置电压Vpbl，P型MOS管MP2的栅极接偏置电压Vpb2，P型MOS管MP3的源级、P型MOS管MP4的源级和P型MOS管MP2的漏级相连，P型MOS管MP3的栅极和P型MOS管MP4的栅极分别接放大器电路的差分输入端Vin和Vip ;第二跨导增益单元包括3个N型MOS管，分别为N型MOS管^1、N型MOS管丽2和N型MOS管丽3，第二跨导增益单元是尾电流偏置的差分对结构，N型MOS管丽I的源极、N型MOS管丽2的源极和N型MOS管丽3的漏级接在一起，N型MOS管丽3的栅极接偏置电压Vnbl ;阻抗单元包含4个P型MOS管，分别为P型MOS管MP5、P型MOS管MP6、P型MOS管MP7和P型MOS管MP8，和4个N型MOS管，分别为N型MOS管MN4、N型MOS管MN5、N型MOS管(MN6)和N型MOS管(MN7)，阻抗单元是单端输出的套筒式共源共栅结构，将电流信号转化为电压信号，并产生足够的增益，P型MOS管MP5的漏级接P型MOS管MP6的源极，P型MOS管MP7的漏级接P型MOS管MP7的源极，P型MOS管MP5的栅极、P型MOS管MP7的栅极与偏置电压Vpbl连接，P型MOS管MP6的栅极、P型MOS管MP8的栅极与偏置电压Vpb2连接，P型MOS管MP6的漏级、N型MOS管MN4的栅极、N型MOS管MN4的漏级以及N型MOS管MN5的栅极接在一起，N型MOS管(MN4)的源极、N型MOS管MN6的栅极、N型MOS管MN6的漏级以及N型MOS管丽7的栅极接在一起，N型MOS管丽5的源极和N型MOS管丽7的漏级接在一起。开关控制运算放大器电路的工作模式，在采样阶段，运算放大器电路对失调信号进行采样并将失调信号存储在电容上，在失调消除阶段，运算放大器电路形成直流失调的负反馈，减小运算放大信号的的失调。第一跨导增益单元中P型MOS管MP3的漏极与MN4源极、MN6栅极、MN6漏级相连，MP4漏极与丽5源极、丽7漏级相连；第二跨阻增益单元中N型MOS管丽I的漏极与阻抗单元中P型MOS管MP5的漏极和P型MOS管MP6的源极相连，N型MOS管丽2的漏极与P型MOS管(MP7)的漏极和P型MOS管(MP8)的源极相连。开关为时钟控制开关，数量为4个，分别为开关S1、开关S2、开关S3和开关S4，为匹配开关，开关S1、开关S3和开关S4是同向时钟控制开关，开关S2是与S1、S3、S4反向且不交叠的时钟控制开关。电容的数量为3个，分别为电 容Cl、电容C2和电容C3，为匹配电容，电容C3的电容量大于电容Cl和电容C2的电容量，电容C3为大电容。开关SI的两端分别与第一跨阻增益单元中的P型MOS管MP4的栅极和P型MOS管MP3的栅极相连，开关S2的两端分别与P型MOS管MP8的漏极和输出端Vout相连，开关S3的两端分别与P型MOS管MP8的漏极和电容Cl的正极相连，开关S4分别与输出端Vout和电容C2的正极相连，电容C3的正极与输出端Vout相连，和地GND相连。
[0018]如图2所示为消除直流失调电压的运算放大器电路工作过程中开关的状态，其中开关断开时电平高，开关闭合电平低。在Tl时间段，开关S1、开关S3、开关S4闭合，开关S2断开，这一阶段为失调采样阶段，运算放大器的输入电压为0，可认为由于工艺误差等因素导致的失调电压是运放的输入，电容C3是大电容，从而电容C2上的电压也是固定的，运算放大器的失调电压被电容Cl和电容C2采样；在12时间段，开关S1、开关S3很开关S4断开，开关S2闭合，运算放大器在正常放大模式下，第一跨导增益单元中P型MOS管MP3的栅极和P型MOS管MP4的栅极分别接运算放大器的差分输入端Vin和Vip，存储在电容Cl和电容C2上的直流失调电压形成了直流失调的负反馈，从而减小直流失调对运算放大器的影响。T3时间段电路工作和Tl时间段相同，Τ4时间段电路工作和Τ2时间段相同，经过多个周期的迭代能逐渐消除运算放大器的直流失调。
[0019]以上详细描述了本实用新型的较佳具体实施例，实现了一种差分输入单端输出的运算放大器，通过电容采样失调信号，能有有效解决工艺偏差等因素导致的直流失调问题，电路结构简单，能和标准CMOS工艺兼容，易于应用。
[0020]应当理解，本领域的普通技术无需创造性劳动就可以根据本实用新型的构思作出诸多修改和变化。因此，凡本【技术领域】中技术人员依本实用新型的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
【权利要求】
1.一种消除直流失调电压的运算放大器电路，其特征在于，包括第一跨导增益单元(I)、第二跨导增益单元(2)、阻抗单元(3)，所述第一跨导增益单元(I)和所述第二跨导增益单元(2)均分别与所述阻抗单元(3)电连接； 所述第一跨导增益单元(I)包括4个P型MOS管，分别为P型MOS管(MPl )、P型MOS管(MP2)、P型MOS管(MP3)和P型MOS管(MP4)，所述P型MOS管(MPl)的漏极接所述P型MOS管(MP2)的源极，所述P型MOS管(MPl)的栅极接偏置电压(Vpbl )，所述P型MOS管(MP2)的栅极接偏置电压(Vpb2)，所述P型MOS管(MP3)的源级、所述P型MOS管(MP4)的源级和所述P型MOS管(MP2)的漏级相连，所述P型MOS管(MP3)的栅极和所述P型MOS管(MP4)的栅极分别接放大器电路的差分输入端(Vin)和(Vip); 所述第二跨导增益单元(2)包括3个N型MOS管，分别为N型MOS管(丽I )、N型MOS管(丽2)和N型MOS管(丽3)，所述N型MOS管(丽I)的源极、所述N型MOS管(丽2)的源极和所述N型MOS管(丽3)的漏级接在一起，所述N型MOS管(丽3)的栅极接偏置电压(Vnbl); 所述阻抗单元(3)包含4个P型MOS管，分别为P型MOS管(MP5)、P型MOS管(MP6)、P型MOS管(MP7)和P型MOS管(MP8)，所述阻抗单元还包括4个N型MOS管，分别为N型MOS管(MN4)、N 型 MOS 管(MN5)、N 型 MOS 管(MN6)和 N 型 MOS 管(MN7)，所述 P 型 MOS 管(MP5)的漏级接所述P型MOS管(MP6)的源极，所述P型MOS管(MP7)的漏级接所述P型MOS管(MP7)的源极，所述P型MOS管(MP5)的栅极、所述P型MOS管(MP7)的栅极与所述偏置电压(Vpbl)连接，所述P型MOS管(MP6)的栅极、所述P型MOS管(MP8)的栅极与偏置电压(Vpb2)连接，所述P型MOS管(MP6)的漏级、所述N型MOS管(MN4)的栅极、所述N型MOS管(MN4)的漏级以及所述N型MOS管(丽5)的栅极接在一起，所述N型MOS管(MN4)的源极、所述N型MOS管(MN6)的栅极、所述N型MOS管(MN6)的漏级以及所述N型MOS管(MN7)的栅极接在一起，所述N型M OS管(丽5)的源极和所述N型MOS管(丽7)的漏级接在一起。
2.如权利要求1所述的一种消除直流失调电压的运算放大器电路，其特征在于，所述第一跨导增益单元(I)中所述P型MOS管(MP3)的漏极与所述N型MOS管(MN4)的源极、N型MOS管(MN6)的栅极、N型MOS管(MN6)的漏级相连，P型MOS管(MP4)的漏极与N型MOS管(丽5)的源极和N型MOS管(丽7)的漏级相连。
3.如权利要求1所述的一种消除直流失调电压的运算放大器电路，其特征在于，所述第二跨阻增益单元(2)中所述N型MOS管(丽I)的漏极与所述阻抗单元(3)中所述P型MOS管(MP5)的漏极和所述P型MOS管(MP6)的源极相连，所述N型MOS管(丽2)的漏极与所述P型MOS管(MP7)的漏极和所述P型MOS管(MP8)的源极相连。
4.如权利要求1所述的一种消除直流失调电压的运算放大器电路，其特征在于，所述运算放大器电路还包括开关，所述为时钟控制开关，数量为4个，分别为开关(SI)、开关(S2)、开关(S3)和开关(S4)，所述开关(SI)、所述开关(S3)和所述开关(S4)是同向时钟控制开关，所述开关(S2)是与S1、S3、S4反向且不交叠的时钟控制开关。
5.如权利要求4所述的一种消除直流失调电压的运算放大器电路，其特征在于，所述运算放大器电路还包括电容，所述电容的数量为3个，分别为电容(Cl)、电容(C2)和电容(C3)，电容(C3)的电容量大于所述电容(Cl)和所述电容(C2)的电容量。
6.如权利要求5所述的一种消除直流失调电压的运算放大器电路，其特征在于，所述开关(SI)的两端分别与所述第一跨阻增益单元(I)中的所述P型MOS管(MP4)的栅极和所述P型MOS管(MP3)的栅极相连，所述开关(S2)的两端分别与所述P型MOS管(MP8)的漏极和输出端(Vout)相连，所述开关(S3)的两端分别与所述P型MOS管(MP8)的漏极和所述电容(Cl)的正极相连，所述开关(S4)分别与所述输出端(Vout)和所述电容(C2)的正极相连，所述电容(C3 )的正极与所述输 出端(Vout)相连，和地(GND )相连。
【文档编号】H03F3/45GK203775151SQ201420163573
【公开日】2014年8月13日 申请日期:2014年4月4日 优先权日:2014年4月4日
【发明者】江亮 申请人:嘉兴禾润电子科技有限公司