一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统的制作方法
【专利摘要】本实用新型一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，由多个复制逻辑二叉树扇出模块级联构成；除第一级外，复制逻辑二叉树扇出模块的输入in1连接前一级复制逻辑二叉树扇出模块的输出out1或out2；第一级复制逻辑二叉树扇出模块的输入in1连接需要扇出的忆阻器件或模块。复制逻辑二叉树扇出模块都受一组包括3个时序电压的电压组驱动；相邻级复制逻辑二叉树扇出模块受不同电压组驱动；以流水方式工作时，仅需两组电压组。本系统可以用流水方式将一个忆阻器件或模块的状态扇出到多个忆阻器件或模块。
【专利说明】一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统
【技术领域】
[0001]本实用新型涉及忆阻逻辑电路，具体涉及一种可以用流水方式工作的忆阻逻辑电路扇出系统。
【背景技术】
[0002]2008年，第一个记忆电阻(忆阻)在惠普实验室被寻获；此后又出现了许多忆阻器件，例如:密歇根大学Jo等人的Ag/a-Si/p-Si忆阻；NIST的Al/Ti02/Al柔性忆阻；清华大学的Cao等人基于Ag/ZnO:Mn/Pt的阻变双稳态现象制造的忆阻。
[0003]忆阻是一种逻辑计算和存储机理迥异于CMOS (ComplementaryMetal-Oxide-Semiconductor)的纳米级器件，由惠普实验室于2008年在《nature》撰文宣布寻获。国家自然科学基金委于2012年出版的《未来十年中国学科发展战略.信息科学》中指出:忆阻将使计算机、高密度存储和现场可编程门阵列等领域产生重大变革。由于具有全新的逻辑计算和存储机理，针对忆阻的研宄未来必将突破器件概念和理论范畴，产生全新的功能电路(即基于忆阻的功能电路，简称忆阻电路)。
[0004]由于忆阻器件具有迥异于CMOS器件的工作机理，导致现有用于设计CMOS电路的设计方法未必适用与忆阻电路；因此如何充分发挥忆阻器件优势，设计逻辑电路是业界研宄的热点。基于忆阻构建逻辑电路的可行性由惠普实验室于2010年在《nature》撰文证明可行。这是由于惠普实验室在该文中基于忆阻设计了一个NAND门，而通过NAND门可以实现任何逻辑电路；此后:2011年，Shin等人提出基于忆阻的NOR门；2012年，国防科学技术大学张娜等人提出基于忆阻的AND门；2012年，西南大学段书凯等人提出基于忆阻的二值存储电路；2013年，Shin等人提出基于忆阻的信号乘电路；2013年，国防科学技术大学zhu等人提出基于忆阻的内存复制电路。
[0005]忆阻逻辑电路必然涉及扇出，而且一个具有实用价值的扇出必须能以流水方式工作。然而，目前尚未有研宄关注这两点。据此，本实用新型以复制逻辑为基础提出一种流水工作的扇出忆阻逻辑电路。
【发明内容】
[0006]令系统时钟为clkO，有周期T = Ι/clkO，本实用新型具有以下功能:
[0007](I)将一个忆阻器件的状态扇出到多个忆阻器件上；
[0008](2)忆阻逻辑电路中的每个忆阻器件均能以4T为周期流水工作。
[0009]以上功能具体实现为:
[0010]一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，其特征在于它由多个复制逻辑二叉树扇出模块级联构成；除第一级外，复制逻辑二叉树扇出模块的输入ini连接前一级复制逻辑二叉树扇出模块的输出outl或out2 ;第一级复制逻辑二叉树扇出模块的输入ini连接需要扇出的忆阻器件或模块。
[0011]复制逻辑二叉树扇出模块特征在于它由第一 CMOS (ComplementaryMetal-Oxide-Semiconductor)开关(1)，第一忆阻(2)，第二 CMOS 开关(3)，第三 CMOS 开关
(4)，第一电阻(5)，第一地端(6)，第二电阻(7)，第二忆阻⑶和第四CMOS开关(9)组成；第一 CMOS开关(I)的输入端和第三CMOS开关(4)的输入端相连，作为复制逻辑二叉树扇出模块输入ini ;第一 CMOS开关(I)的控制端和第三CMOS开关(4)的控制端相连，作为复制逻辑二叉树扇出模块输入in2 ;第一忆阻(2)的负极和第二忆阻(8)的负极相连，作为复制逻辑二叉树扇出模块输入in3 ;第二 CMOS开关(3)的控制端和第四CMOS开关(9)的控制端相连，作为复制逻辑二叉树扇出模块输入in4 ;第一电阻(5)的输出端和第二电阻(7)的输出端接到第一地端(6);第一 CMOS开关⑴的输出端、第二 CMOS开关(3)的输入端、第一忆阻⑵的正极和第一电阻(5)的输入端相连；第三CMOS开关⑷的输出端、第四CMOS开关(9)的输入端、第二忆阻⑶的正极和第二电阻(7)的输入端相连；第二 CMOS开关(3)的输出端作为复制逻辑二叉树扇出模块输出outl ;第四CMOS开关(9)的输出端作为复制逻辑二叉树扇出模块输出out2。
[0012]复制逻辑二叉树扇出模块特征在于它的输入in2、in3和in4受时序电压组(V4, V1, V2)或(V2, V3, V4)驱动！V1电压的时序为O、V
cond'' ^clear'' ^set 2
电压的时序为Vsrt、
Vclear'' ^set ^ ^set? ^ 3 电压的时序为 V clear、Vset、?、Vcond; V 4 电压的时序为
V set ^ VseO ^set ^ Vclear，V I Λ
V2、V#P V 4的重复周期均为4Τ ;ν。-是可以读忆阻器件状态的电压；v d■是可以将忆阻器件设定为低阻态的电压；Vsrt是可以将忆阻器件设定为高阻态的电压。
[0013]一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，其特征在于以流水方式工作时，相邻两级复制逻辑二叉树扇出模块必须受不同时序电压组驱动；即当前级复制逻辑二叉树扇出模块为时序电压组(V4，V1, V2)，则下一级复制逻辑二叉树扇出模块必须为时序电压组(V2, V3, V4)。
[0014]复制逻辑二叉树扇出模块特征，其特征在于输出outl和输出out2的状态和输入ini的状态相同，即输入状态为“O”则输出状态为“0”，输入状态为“I”则输出状态为“I”。
【专利附图】
【附图说明】
[0015]附图1为复制逻辑二叉树扇出模块图。
[0016]附图2为四扇出的基于复制逻辑的忆阻逻辑电路二叉树扇出系统图。
【具体实施方式】
[0017]上述功能实现的技术方案结合附图进行进一步的描述如下:
[0018]本实用新型涉及忆阻逻辑电路扇出系统，是一种将一个忆阻状态扇出到多个忆阻的系统。本实用新型一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统它由多个复制逻辑二叉树扇出模块级联构成；除第一级外，复制逻辑二叉树扇出模块的输入ini连接前一级复制逻辑二叉树扇出模块的输出outl或out2 ;第一级复制逻辑二叉树扇出模块的输入ini连接需要扇出的忆阻器件或模块。
[0019]图1所示的复制逻辑二叉树扇出模块由CMOS (ComplementaryMetal-Oxi de-Semi conductor)开关 1，第一忆阻(2)，第二 CMOS 开关(3)，第三 CMOS 开关
(4)，第一电阻(5)，第一地端(6)，第二电阻(7)，第二忆阻⑶和第四CMOS开关(9)组成；第一 CMOS开关(I)的输入端和第三CMOS开关(4)的输入端相连，作为复制逻辑二叉树扇出模块输入ini ;第一 CMOS开关(I)的控制端和第三CMOS开关(4)的控制端相连，作为复制逻辑二叉树扇出模块输入in2;第一忆阻(2)的负极和第二忆阻(8)的负极相连，作为复制逻辑二叉树扇出模块输入in3 ;第二 CMOS开关(3)的控制端和第四CMOS开关(9)的控制端相连，作为复制逻辑二叉树扇出模块输入in4;第一电阻(5)的输出端和第二电阻(7)的输出端接到第一地端(6);第一 CMOS开关⑴的输出端、第二 CMOS开关(3)的输入端、第一忆阻⑵的正极和第一电阻(5)的输入端相连；第三CMOS开关⑷的输出端、第四CMOS开关(9)的输入端、第二忆阻⑶的正极和第二电阻(7)的输入端相连；第二 CMOS开关(3)的输出端作为复制逻辑二叉树扇出模块输出outl ;第四CMOS开关(9)的输出端作为复制逻辑二叉树扇出模块输出out2。
[0020]复制逻辑二叉树扇出模块的输入in2、in3和in4受时序电压组(VhVpV2)或(v2, V3, V4)驱动；V1电压的时序为O、V
Condlv Vclear''Vset; V 2
电压的时序为
V set''Vclear''VseO Vset，V 3
电压的时序为 Vclear、Vset、?、Vcond; V 4
电压的时序为 V set、Vset、vset、velear;v p V2、V3和 V 4的重复周期均为4T ;v_d是可以读忆阻器件状态但不使忆阻状态发生变化的电压；v d■是可以将忆阻器件设定为低阻态的电压；Vsrt是可以将忆阻器件设定为高阻态的电压。
[0021]基于复制逻辑的忆阻逻辑电路二叉树扇出系统，以流水方式工作时，相邻两级复制逻辑二叉树扇出模块必须受不同时序电压组驱动；即当前级复制逻辑二叉树扇出模块为时序电压组(v4，Vl, V2)，则下一级复制逻辑二叉树扇出模块必须为时序电压组(y2, V3, V4)。
[0022]复制逻辑二叉树扇出模块的输出outl和输出out2的状态和输入ini的状态相反，即输入状态为“O”则输出状态为“0”，输入状态为“I”则输出状态为“I”
[0023]使用实例:
[0024]图2所示是一个四扇出的基于复制逻辑的忆阻逻辑电路二叉树扇出系统。第一复制逻辑二叉树扇出模块(I)的输入ini连接需要扇出的忆阻器件或模块；第一复制逻辑二叉树扇出模块(I)的输出outl连接第二复制逻辑二叉树扇出模块(2)的输入ini ;第一复制逻辑二叉树扇出模块(I)的输出out2连接第三复制逻辑二叉树扇出模块(3)的输入ini ;第二复制逻辑二叉树扇出模块(2)和第三复制逻辑二叉树扇出模块(3)的输出outl和out2分别构成四扇出的基于复制逻辑的忆阻逻辑电路二叉树扇出系统的四个扇出。四个扇出的状态分别为:和输入相同，和输入相同，和输入相同，和输入相同。第一复制逻辑二叉树扇出模块⑴的输入in2、in3和in4受时序电压组(v4, V1, v2);第二复制逻辑二叉树扇出模块(2)和第三复制逻辑二叉树扇出模块(3)的输入in2、in3和in4受时序电压组(v2, V3, v4);从而使扇出系统以4T为周期流水工作。
【权利要求】
1.一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，其特征在于它由多个复制逻辑二叉树扇出模块级联构成；除第一级外，复制逻辑二叉树扇出模块的输入ini连接前一级复制逻辑二叉树扇出模块的输出outl或out2 ;第一级复制逻辑二叉树扇出模块的输入ini连接需要扇出的忆阻器件或模块。
2.根据权利要求1所述的一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，其特征在于复制逻辑二叉树扇出模块由第一 CMOS (Complementary Metal-Oxide-Semiconductor)开关(I)，第一忆阻(2)，第二 CMOS开关(3)，第三CMOS开关(4)，第一电阻(5)，第一地端(6)，第二电阻(7)，第二忆阻⑶和第四CMOS开关(9)组成；第一 CMOS开关⑴的输入端和第三CMOS开关(4)的输入端相连，作为复制逻辑二叉树扇出模块输入ini ;第一 CMOS开关(I)的控制端和第三CMOS开关(4)的控制端相连，作为复制逻辑二叉树扇出模块输入in2;第一忆阻(2)的负极和第二忆阻(8)的负极相连，作为复制逻辑二叉树扇出模块输入in3;第二 CMOS开关(3)的控制端和第四CMOS开关(9)的控制端相连，作为复制逻辑二叉树扇出模块输入in4 ;第一电阻(5)的输出端和第二电阻(7)的输出端接到第一地端(6)；第一 CMOS开关⑴的输出端、第二 CMOS开关(3)的输入端、第一忆阻⑵的正极和第一电阻(5)的输入端相连；第三CMOS开关(4)的输出端、第四CMOS开关(9)的输入端、第二忆阻(8)的正极和第二电阻(7)的输入端相连；第二 CMOS开关(3)的输出端作为复制逻辑二叉树扇出模块输出outl ;第四CMOS开关(9)的输出端作为复制逻辑二叉树扇出模块输出out20
3.根据权利要求2所述的一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，其特征在于复制逻辑二叉树扇出模块的输入in2、in3和in4受时序电压组(v4, V1, v2)或(v2, v3, v4)驱动W1电压的时序为0、v
Condlv Vclear'' ^set?^ 2电压的时序为V set> Vclea^ Vse0 Vset;V 3电压的时序为 Vclear、Vset、?、Vcond; V 4电压的时序为V set'Vset'Vset'Vclear；VV 4的重复周期均为4T?。^是可以读忆阻器件状态的电压；Vc;1■是可以将忆阻器件设定为低阻态的电压；Vsrt是可以将忆阻器件设定为高阻态的电压。
4.根据权利要求1所述的一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，其特征在于它以流水方式工作时，相邻两级复制逻辑二叉树扇出模块必须受不同时序电压组驱动；即当前级复制逻辑二叉树扇出模块为时序电压组(V4，V1, V2)，则下一级复制逻辑二叉树扇出模块必须为时序电压组(y2, v3, v4)。
5.根据权利要求2所述的一种基于复制逻辑的忆阻逻辑电路二叉树扇出系统，其特征在于复制逻辑二叉树扇出模块的输出outl和输出out2的状态和输入ini的状态相同，即输入状态为“O”则输出状态为“0”，输入状态为“ I ”则输出状态为“ I ”。
【文档编号】H03K19/20GK204244220SQ201420555645
【公开日】2015年4月1日 申请日期:2014年9月25日 优先权日:2014年9月25日
【发明者】谢东福, 张黎莎 申请人:嘉兴学院, 谢东福