低电压差分信号驱动电路的制作方法

本发明是关于低电压差分信号驱动电路，尤其是关于电压模式的低电压差分信号驱动电路。

背景技术：

低电压差分信号(Low-Voltage Differential Signaling，LVDS)的效能良好，且具有低功耗、低噪声、低电磁干扰及低成本等优点，因此广泛地应用于高速资料传输。请参阅图1，其是已知低电压差分信号的收发电路的示意图。低电压差分信号的收发电路的传送端(或称为低电压差分信号驱动电路)与接收端以图中的虚线为界，位于虚线的左侧为低电压差分信号驱动电路，其通过传输线140及145将信号传送至位于虚线右侧的接收端。低电压差分信号驱动电路包含电流源110、开关122、开关124、开关126、开关128、另一个电流源115以及电阻130。四个开关122、124、126及128可以由P型金属氧化物半导体场效晶体管(以下简称PMOS)以及N型金属氧化物半导体场效晶体管(以下简称NMOS)实作。在本实施例中，开关122及开关124由PMOS实作，其源极耦接电流源110、栅极为控制端、漏极分别耦接开关126及开关128；开关126及开关128由NMOS实作，其栅极为控制端，源极耦接至电流源115，漏极分别耦接至开关122及开关124的漏极。开关122与开关126的连接处以及开关124与开关128的连接处作为低电压差分信号驱动电路的两个输出端(分别耦接传输线140及传输线145)，且两输出端之间耦接有电阻130。低电压差分信号驱动电路运作时分别两阶段。在第一阶段，开关122及开关128导通，且开关124及开关126不导通，此时电流Iout如图中所示的箭号方向流动，在接收端经过耦合电容150及耦合电容155的交流耦合之后，在负载电阻160上产生跨压VOD；在第二阶段，开关124及开关126导通，且开关122及开关128不导通，此时流经电阻130及负载电阻160的电流方向变成由下往上，因 此在接收端将产生不同的跨压VOD。接收端可以依据跨压VOD的变化来得知传送端所传送的讯息。

电阻130为低电压差分信号驱动电路的匹配电阻，且因为驱动电路是由电流源110及电流源115驱动，因此电阻130与接收端的负载电阻160必须呈并联关系，电阻值皆为R。若电阻值R为100欧姆，则并联之后的等效电阻为50欧姆，且假设负载电阻160的跨压VOD需要400mV，则低电压差分信号驱动电路的电流Iout必须为400mV/50Ω＝8mA。也就是说低电压差分信号驱动电路因为阻抗匹配的关系必须输出大电流，才能够驱动接收端。再者，电流源110及电流源115需要较大的电压驱动，因此低电压差分信号驱动电路必须使用较高的电压VDD，例如2.5V或3.3V。使用高电压VDD的缺点在于除了增加驱动电路的整体功耗(VDD×Iout)之外，也导致开关122、开关124、开关126及开关128必须使用尺寸较大的元件以承受较高的操作电压，例如使用输出入元件(I/O device)，其通道长度通常介于450nm与550nm之间。这类大尺寸的输出入元件间接造成低电压差分信号驱动电路的前级电路(例如反流器(Inverter))遭遇较大的负载，使前级电路的电流消耗增加，电源噪声也会随之增加。

技术实现要素：

鉴于先前技术的不足，本发明的一目的在于提供一种低电压差分信号驱动电路，以降低输出电流并节省能耗。

本发明披露一种低电压差分信号驱动电路，通过一第一输出端及一第二输出端耦接一负载电阻，包含：一电压产生单元，提供一第一参考电压；一第一开关，耦接于该电压产生单元与一第一端点之间；一第二开关，耦接于该电压产生单元与一第二端点之间；一第三开关，耦接于该第一端点与一第三端点之间，该第三端点具有一第二参考电压；一第四开关，耦接于该第二端点与该第三端点之间；一第一电阻，耦接于该第一端点与该第一输出端之间；以及一第二电阻，耦接于该第二端点与该第二输出端之间；其中，该第一电阻、该第二电阻是与该负载电阻串联。

本发明另揭露一种低电压差分信号驱动电路，通过一第一输出端及一第二 输出端耦接一负载电阻，包含：一电压产生单元，提供一第一参考电压；一第一开关，耦接于该电压产生单元与一第一端点之间；一第二开关，耦接于该电压产生单元与一第二端点之间；一第三开关，耦接于该第一端点与一第三端点之间，该第三端点具有一第二参考电压；一第四开关，耦接于该第二端点与该第三端点之间；以及多个电阻；其中当该第一开关及该第四开关导通且该第二开关及该第三开关不导通时，该第一开关、该第一端点、该第四开关、该第二端点及该负载电阻形成一电流路径，这些电阻中的一部分位于该电流路径上，且这些电阻中的该部分与该负载电阻串联。

本发明另披露一种改进的差动信号驱动电路，用以驱动一远端负载：一差动对(differential pair)，借由第一参考电压与第二参考电压提供偏压，该差动对具有一对差动信号输入端接收差动输入信号、以及一对差动输出端；以及一对近端(proximal)匹配元件，分别设置于该对差动输出端的一者(respective one)与该远端负载之间，使得该对近端匹配元件与该远端负载呈串联耦接。

本发明的低电压差分信号驱动电路利用电压驱动，使匹配阻抗与接收端的负载电阻呈串联关系。相较于已知技术，本发明可以用较低的输出电流达到相同的传输效果，并且驱动电路所使用的电压较低，所以使整体的能耗降低。再者，低的驱动电压可以让作为开关的MOS缩小尺寸，有助于减轻前级电路的负载。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1为已知低电压差分信号的收发电路的示意图；

图2为本发明低电压差分信号的收发电路的示意图；

图3A～图3B为本发明低电压差分信号驱动电路的电压产生单元210的其中两种实施方式的电路图；

图4A～图4B为本发明低电压差分信号驱动电路的开关222及开关224的其中两种实施方式的电路图；

图5为本发明低电压差分信号驱动电路的电阻230或电阻240的一实施方 式的电路图；

图6为本发明低电压差分信号驱动电路的一较佳实施方式的电路图；

图7为本发明低电压差分信号驱动电路的另一较佳实施方式的电路图；

图8为本发明低电压差分信号驱动电路的另一较佳实施方式的电路图；

图9为本发明低电压差分信号驱动电路的另一较佳实施方式的电路图；以及

图10为本发明低电压差分信号驱动电路的另一较佳实施方式的电路图。

图中元件标号说明如下：

110、115 电流源

122、124、126、128、222、224、226、228、310 开关

130、420、450、520、901、902、1001、1002 电阻

140、145 传输线

150、155 耦合电容

160 负载电阻

210 电压产生单元

230、240 电阻

320 可变电阻

330 运算放大器

340、440、510 NMOS

410、430 PMOS

具体实施方式

以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。

本发明的披露内容包含低电压差分信号驱动电路，能够以低输出电流传输信号。在实施为可能的前提下，本技术领域具有通常知识者能够依本说明书的披露内容来选择等效的元件或步骤来实现本发明，亦即本发明的实施并不限于后叙的实施例。由于本发明的低电压差分信号驱动所包含的部分元件单独而言 可能为已知元件，因此在不影响该装置发明的充分披露及可实施性的前提下，以下说明对于已知元件的细节将予以节略。

请参阅图2，其是本发明低电压差分信号的收发电路的示意图。本发明的低电压差分信号驱动电路包含电压产生单元210、开关222、开关224、开关226、开关228、电阻230及电阻240。相较于已知技术，本发明的低电压差分信号驱动电路利用电压驱动，因此用来作为阻抗匹配的电阻230及电阻240与接收端的负载电阻160形成串联关系，更重要的，输出电流可以全数通过负载电阻160，不会如已知技术中因为阻抗匹配电阻130的分流而造成流经负载电阻160的电流降低。也就是说，在与先前技术相同的条件及需求下(负载电阻160的电阻值为100欧姆，跨压VOD为400mV)，本发明的电流(I1或I2)只需400mV/100Ω＝4mA，亦即在相同的输出电压振幅下，本发明的低电压差分信号驱动电路所输出的电流只需先前技术的一半。

此外，因为本发明的低电压差分信号驱动电路没有使用电流源，因此电压产生单元210只需提供较小的电压，以降低电力的消耗，例如使用1.2V的电压VDD即可驱动，在此情况下，低电压差分信号驱动电路的总能耗为1.2V×4mA＝4.8mW，仅为已知技术的能耗(假设电压VDD为2.5V，则能耗为2.5V×8mA＝20mW)的24％，因此可以大幅地节省电力。此外，使用低驱动电压的额外好处是，开关222、开关224、开关226及开关228可以使用尺寸较小的MOS，例如使用核心元件(core device)取代输出入元件，核心元件的通道长度例如是28nm或40nm。这类小尺寸的核心元件间接使得低电压差分信号驱动电路的前级电路只需较小的输出电压便能推动此驱动电路，进一步减少前级电路的电流消耗与电源噪声。

以下针对各元件列举一些实施例来说明其设计需求。电压产生单元210主要的目的在于提供一个稳定的电压。请参阅图3A及图3B，其是本发明低电压差分信号驱动电路的电压产生单元210的其中两种实施方式的电路图。如图3A所示，如果电压VDD相对稳定，电压产生单元210只需利用简单的开关310即可控制电压的输出；然而如果电压VDD相对不稳定，则如图3B所示，电压产生单元210可以利用低压降线性稳压器(Low Dropout，LDO)来产生相对稳定的电压。电压产生单元210包含可变电阻320、运算放大器330以及NMOS 340，其动作原理为本技术领域具有通常知识者所熟知，故不赘述。开关222及开关224主要由PMOS构成，可以例如图1所示的开关122及开关124一般只包含单纯的PMOS，或是如图4A所示，由PMOS 410与电阻420串联所构成，其中PMOS 410的源极连接图2的节点V1，漏极连接电阻420，电阻420的另一端连接至开关226或开关228及低电压差分信号驱动电路的输出端。另外，开关222及开关224亦可以如图4B所示，由PMOS 430、NMOS 440及电阻450所连接而成。PMOS 430的源极与NMOS 440的漏极相连接，再一同连接至图2的节点V1，PMOS 430的漏极与NMOS 440的源极相连接，再一同连接至电阻450，电阻450的另一端再连接至开关226或开关228及低电压差分信号驱动电路的输出端。图4B的实施方式可以提高开关的线性度，使其电路特性更接近一电阻，有利于低电压差分信号驱动电路的匹配阻抗的调整。图4A及图4B中的电阻420及电阻450具有限流的功能，目的在于提供静电放电防护(Electrostatic Discharge，ESD)。开关226及开关228可以为NMOS构成，NMOS的漏极连接开关222或开关224及低电压差分信号驱动电路的输出端，源极耦接至地。电阻230及240的实施方式可以利用单纯的电阻，或是将MOS偏压在有源区以作为可变电阻使用，然而也可以利用图5所示的电路实作。图5中，电阻230或电阻240由多个子电阻所构成，如图所示，包含n组(n为正整数)并联的NMOS 510及子电阻520，每组的NMOS 510作为开关使用，其漏极耦接对应的子电阻520，各组NMOS 510的源极互相连接，而各组子电阻520的另一端也互相连接。完成并联的电路的其中一端R1连接开关222、224、226或228，另一端R2连接低电压差分信号驱动电路的输出端。图5的电路的好处在于，可以简单地借由设定多个NMOS 510的导通状态来改变并联电阻的个数，以调整等效电阻值，其中每个子电阻520的电阻值不一定相等。

设计匹配阻抗时，必须将低电压差分信号驱动电路的导通路径上的所有电阻皆纳入考量。举例来说，请再次参阅图2，当开关222及开关228导通且开关224及开关226不导通时，从电压产生单元210输出的输出电流的流向为图中电流I1的方向所示，在低电压差分信号驱动电路内部流经开关222及电阻230后，全数电流从低电压差分信号驱动电路的其中一个输出端输出，经过接收端的负载电阻160后再经由低电压差分信号驱动电路的另一个输出端全数回 到低电压差分信号驱动电路内，流经电阻240及开关228后至地。因此低电压差分信号驱动电路内部的导通路径为电压产生单元210、开关222、电阻230、电阻240、开关228。另一方面，当开关222及开关228不导通且开关224及开关226导通时，从电压产生单元210输出的输出电流的流向为图中电流I2的方向所示，在低电压差分信号驱动电路内部流经开关224及电阻240后，全数电流从低电压差分信号驱动电路的其中一个输出端输出，经过接收端的负载电阻160后再经由低电压差分信号驱动电路的另一个输出端全数回到低电压差分信号驱动电路内，流经电阻230及开关226后至地。因此低电压差分信号驱动电路内部的导通路径为电压产生单元210、开关224、电阻240、电阻230、开关226。在计算对应电流I1的导通路径的匹配阻抗时，开关222、电阻230、电阻240及开关228形同串联，因此等效电阻等于开关222的电阻值、电阻230的电阻值、电阻240的电阻值以及开关228的电阻值的总和；同理，在计算对应电流I2的导通路径的匹配阻抗时，开关224、电阻240、电阻230及开关226形同串联，因此等效电阻等于开关224的电阻值、电阻240的电阻值、电阻230的电阻值以及开关226的电阻值的总和。

请参阅图6，其是本发明低电压差分信号驱动电路的一较佳实施方式的电路图。如图所示，电压产生单元210由图3B所示的低压降线性稳压器实作，开关222、开关224、开关226及开关228由单纯的MOS实作，而电阻230及电阻240由多个子电阻所构成，亦即由图5所示的并联子电阻实作(其等效电阻值分别为Ra及Rb)。若将MOS的电阻值忽略不计，则不论对应电流I1或电流I2的导通路径，匹配阻抗的电阻值为Ra+Rb，必须等于电阻160的电阻值R。其中Ra及Rb较佳可以设计为皆等于R/2，但不以此为限。

请参阅图7，其是本发明低电压差分信号驱动电路的另一较佳实施方式的电路图。如图所示，电压产生单元210由图3A所示的开关实作，开关222及开关224由PMOS构成，并分别与一电阻串联(电阻值分别为Rc及Rd)，电阻230利用偏压于有源区的NMOS实作(其等效电阻值为Ra)，而电阻240则由图5所示的并联子电阻实作(其等效电阻值为Rb)。对应电流I1的导通路径的等效电阻为Ra+Rb+Rc，而对应电流I2的导通路径的等效电阻为Ra+Rb+Rd，Ra+Rb+Rc及Ra+Rb+Rd必须等于负载电阻的电阻值R。为了简化 电路设计，可以使Ra及Rb固定，并且Rc等于Rd；或是亦可以设计Rc与Rd不相等，并且利用额外的时序控制电路(未绘示)，在不同的开关的导通阶段(亦即不同的导通路径)，适时的控制电阻230的NMOS的电阻值，或是控制电阻240的多个NMOS的开关状态，以调整电阻230及电阻240的等效电阻值，使任何时刻Ra+Rb+Rc或是Ra+Rb+Rd皆等于电阻160的电阻值R，以达到阻抗匹配的效果。

请参阅图8，其是本发明低电压差分信号驱动电路的另一较佳实施方式的电路图。如图所示，电压产生单元210由图3A所示的开关实作；开关222及开关224为单纯的PMOS；电阻230及电阻240为单纯的电阻，分别具有电阻值Ra及Rb；开关226及开关228由NMOS构成，并分别与一电阻串联(电阻值分别为Rd及Rc)。假设MOS的阻值可忽略不计，对应电流I1的导通路径的等效电阻为Ra+Rb+Rc，而对应电流I2的导通路径的等效电阻为Ra+Rb+Rd，Ra+Rb+Rc及Ra+Rb+Rd必须等于负载电阻的电阻值R。

请参阅图9，其是本发明低电压差分信号驱动电路的另一较佳实施方式的电路图。如图所示，对应电流I1的导通路径上的等效电阻单纯由电阻901提供，而对应电流I2的导通路径上的等效电阻单纯由电阻902提供。因此，电阻901的电阻值及电阻902的电阻值都必须等于负载电阻160的电阻值R。电阻901的一端耦接开关222，另一端则耦接开关226及低电压差分信号驱动电路的输出端；电阻902的一端耦接开关224，另一端则耦接开关228及低电压差分信号驱动电路的另一输出端。

请参阅图10，其是本发明低电压差分信号驱动电路的另一较佳实施方式的电路图。与图9的实施例类似，对应电流I1的导通路径上的等效电阻单纯由电阻1002提供，而对应电流I2的导通路径上的等效电阻单纯由电阻1001提供。因此，电阻1001的电阻值及电阻1002的电阻值都必须等于负载电阻160的电阻值R。电阻1001的一端耦接开关226，另一端则耦接开关222及低电压差分信号驱动电路的输出端；电阻1002的一端耦接开关228，另一端则耦接开关224及低电压差分信号驱动电路的另一输出端。

前述的低电压差分信号驱动电路(例如图2以及图6～图10所示实施例的任一)实质为一种由电压驱动的差动信号驱动电路的改进电路。请注意，前揭 图示中，元件的形状、尺寸、比例以及步骤的顺序等仅为示意，是供本技术领域技术人员了解本发明之用，非用以限制本发明。另外，本技术领域人士可依本发明的披露内容及自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施例的部分或全部技术特征的组合，借此增加本发明实施时的弹性。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。