电路板封装结构及其制造方法与流程

本发明涉及一种半导体封装结构及半导体封装结构的制造方法，且特别是涉及一种电路板封装结构及电路板封装结构的制造方法。

背景技术：

一般而言，在电路板的制作过程中，需将特定的元件置入电路板预设的容置槽内，例如散热用的铜块、铁芯等。其中铁芯因具有磁性，可应用于变压器(transformer)或扼流器(power choke)的结构。磁力元件对应力非常敏感，而磁力元件的电气特性会因环境造成的应力影响甚而导致损坏，现有制作工艺与封装结构本身都会产生影响感值的应力。

现有电路板为四层的封装结构，并以正反两面均具有铜的铜箔基板(Copper Clad Laminate,CCL)为基板。在制作电路板时，可利用成型机于基板正面形成面形成多个互不连通的环形容置槽。接着，置入环形的铁芯于容置槽中，并于容置槽中填入环氧树脂等粘胶材料固定铁芯。之后，可将表面具铜箔的玻璃纤维(FR4)压合于基板的正反两面，并经由钻孔、镀铜等制作工艺，形成可导通基板正反两面铜箔的通道(via)。最后，图案化铜箔并于基板正反两面以环氧树脂覆盖。

然而，容置槽中的粘胶固化后会产生应力，使铁芯的电感值降低。并且，电路板主要由多层叠构层叠合所构成，而，相叠的叠构层之间通过导电贯孔(Plating Through Hole,PTH)或导通孔(conductive via)而彼此电连接。其中，以机械钻孔的方式所形成的多个贯孔，是以电镀铜的方式形成一电镀层于贯孔的内侧壁上，接着再填入一介电材料于贯孔中，以作为电连接线路层、电源平面以及接地平面的导电贯孔(PTH)。然而，随着电路板封装结构的尺寸微型化，其导电贯孔的尺寸也逐渐缩小，使其制作工艺难度将大幅的增加，也容易产生电镀不均匀的情形。

技术实现要素：

本发明的目的在于提供一种电路板封装结构，其可提升环形磁力元件的电感质，并可提升电路板封装结构的制作工艺良率。

本发明的再一目的在于提供一种电路板封装结构的制造方法，其可提升电路板封装结构的环形磁力元件的电感质，并可提升其制作工艺良率。

为达上述目的，本发明的电路板封装结构包括一基板、一环形磁力元件、一第一叠构层、多个第一外部导通柱、多个第一内部导通柱、多个第二叠构层以及多个导电开槽。基板包括一环形凹槽、彼此相对的一第一表面以及一第二表面。环形凹槽设置于第一表面。环形磁力元件设置于环形凹槽内。第一叠构层设置于第一表面上并覆盖环形凹槽。第一外部导通柱贯穿基板并位于环形凹槽的一外围区域。第一内部导通柱贯穿基板并位于环形凹槽所圈围的一内部区域。第一外部导通柱分别与对应的第一内部导通柱电连接。第二叠构层分别设置于第一叠构层以及第二表面上。导电开槽设置于基板的一周缘。导电开槽贯穿基板、第一叠构层以及第二叠构层。

本发明的电路板封装结构的制造方法包括下列步骤。首先，提供一基板。基板包括彼此相对的一第一表面以及一第二表面以及多个切割道。接着，形成多个环形凹槽于第一表面。接着，分别设置多个环形磁力元件于环形凹槽内。接着，压合一第一叠构层于第一表面上并覆盖环形凹槽。接着，形成贯穿基板的多个第一外部导通柱以及多个第一内部导通柱，其中第一外部导通柱位于各环形凹槽的一外围区域，第一内部导通柱位于各环形凹槽所圈围的一内部区域。第一外部导通柱分别与对应的第一内部导通柱电连接。接着，各压合一第二叠构层于第一叠构层以及第二表面上，各第二叠构层覆盖第一外部导通柱及第一内部导通柱。接着，形成多个导电贯孔，其中导电贯孔位于切割道上。接着，沿着切割道切割基板以及导电贯孔以形成多个彼此独立的电路板封装结构，其中导电贯孔经切割而形成多个导电开槽，导电开槽分别位于各电路板封装结构的一周缘。

基于上述，本发明将导电贯孔设置于基板的切割道上，因此，在进行切割制作工艺以形成多个独立的电路板封装结构时，导电贯孔也同时被切割而形成暴露于封装结构外的导电开槽，让技术人员可通过暴露于外的导电开槽而轻易检测出导电开槽内的导通情形(例如电性测试)。因此，本发明的电路板封装结构及其制造方法可有效提升制作工艺良率，并提升电路板封装结构的电性表现。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1A至图1M为本发明的一实施例的一种电路板封装结构的制造方法的流程剖面示意图；

图2A至图2I为本发明的一实施例的一种电路板封装结构的制造方法的部分流程剖面示意图。

符号说明

100、100a：电路板封装结构

110：基板

112：基材

114：铜箔层

116：第一表面

118：第二表面

120：环形凹槽

130：环形磁力元件

140：第一叠构层

152：第一外部导通柱

152a、182a：外部贯孔

152b、154b、182b、184b：塞孔材

154：第一内部导通柱

154a、184a：内部贯孔

160：第二叠构层

165、195：防焊层

170、175：导电贯孔

170a、175a：贯孔

172、176：导电开槽

182：第二外部导通柱

184：第二内部导通柱

186：导通盲孔

186a：盲孔

188：图案化线路层

190：第三叠构层

CL：切割道

GL：粘着层

R1：内部区域

R2：外围区域

具体实施方式

有关本发明之前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加的附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。

图1A至图1M是依照本发明的一实施例的一种电路板封装结构的制造方法的流程剖面示意图。请先参照图1A，本实施例的电路板封装结构的制造方法包括下述步骤。首先，提供如图1A所示的基板110。本实施例的基板110可例如为铜箔基板(Copper Clad Laminate,CCL)，其可包括铜箔层、离型膜、环氧树脂或含已固化环氧树脂的玻璃纤维层，在本实施例中，基板110包括一基材112以及两铜箔层114，其中，基材112的材料可包括含有半固化(B-stage)环氧树脂的玻璃纤维层(prepreg,PP)或是含有已固化(C-stage)环氧树脂的玻璃纤维层(FR4)。当然，本实施例仅用以举例说明，本发明并不限制基板110的种类。基板110包括彼此相对的一第一表面116以及一第二表面118以及多个切割道CL。

请接续参照图1B，形成多个环形凹槽120(绘示为一个)于第一表面116上。在本实施例中，切割道CL可例如将基板110划分为多个子基板，而上述的多个环形凹槽120可分别设置于上述的多个子基板上，且本实施例并不限制各子基板上的环形凹槽120的数量。形成环形凹槽120的方法可例如通过成型机的铣刀(route bit)进行切割成型。环形凹槽120可将基板110区分为一内部区域R1以及一外围区域R2。内部区域R1如图1B所示的为环形凹槽120所圈围的区域，而外围区域R2则如图1B所示位于环形凹槽 120的外围。

请接续参照图1C，分别设置多个环形磁力元件130于环形凹槽120内。在本实施例中，设置环形磁力元件130于环形凹槽120内之前，可先如图1B所示的通过例如喷射点胶制作工艺而形成一粘着层GL于各个环形凹槽120的一底面。在本实施例中，粘着层GL的材料可包括环氧树脂，且粘着层GL覆盖环形凹槽120的底面的一覆盖面积小于或等于环形凹槽120的底面的一总面积的十分之一。在这样的配置下，环形磁力元件130便可通过粘着层GL而固定于环形凹槽120内。并且，由于粘着层GL覆盖环形凹槽120的底面所占的面积极小，因而可减少粘着层GL固化而产生的应力，进而降低应力对环形磁力元件130的电感值及电气特性所造成的负面影响。

接着，请参照图1D，压合一第一叠构层140于第一表面116上并覆盖环形凹槽120及环形磁力元件130。第一叠构层140可例如为单面蚀刻的铜箔基板(CCL)，其可包括一基材、一铜箔层以及一含非固化环氧树脂的玻璃纤维层，铜箔层及含非固化环氧树脂的玻璃纤维层覆盖基材的上表面。相似地，本实施例也可在压合第一叠构层140于第一表面116上之前，先如图1C所示的通过例如喷射点胶制作工艺而形成一粘着层GL于各个环形磁力元件130的一顶面。在本实施例中，粘着层GL的材料可包括环氧树脂，且粘着层GL覆盖环形磁力元件130的顶面的一覆盖面积小于或等于环形磁力元件130的顶面的一总面积的十分之一。如此，环形磁力元件130可通过粘着层GL而固定于环形凹槽120内，更可减少粘着层GL固化而产生的应力对环形磁力元件130的电感值及电气特性所造成的负面影响。

请参照图1E至图1H，接着，可形成如图1E所示的位于外围区域R2的多个外部贯孔152a以及位于内部区域R1的多个内部贯孔154a。外部贯孔152a及内部贯孔154a贯穿基板110及第一叠构层140。接着，再如图1F所示进行一电镀制作工艺，以形成包覆基板110与第一叠构层140的表面以及外部贯孔152a与内部贯孔154a的内壁的导电层。接着，再如图1G所示，将塞孔材152b、154b填入外部贯孔152a与内部贯孔154a内。塞孔材152b、154b的材质可为绝缘材料或是其他适合的塞孔材料。

之后，再对上述的导电层进行一图案化制作工艺，即可形成如图1H所示的多个第一外部导通柱152以及多个第一内部导通柱154，其中，第一外部导通柱152位于各环形凹槽120的外围区域R2，第一内部导通柱154位 于各环形凹槽120所圈围的内部区域R1，且第一外部导通柱152分别与对应的第一内部导通柱154电连接。如此，彼此电连接的第一外部导通柱152与第一内部导通柱154形成环绕环形磁力元件130的电性回路，因而达到环绕线圈于环形磁力元件130的效果。

接着，请参照图1I，各压合一第二叠构层160于第一叠构层140以及第二表面118上，各第二叠构层160覆盖第一外部导通柱152及第一内部导通柱154。在本实施例中，第二叠构层160可包括一铜箔层以及一含非固化环氧树脂的玻璃纤维层，分别位于彼此相对的上下层，且含非固化环氧树脂的玻璃纤维层位于第二叠构层160用以压合于第二叠构层160的一压合面上。

接着，请参照图1J至图1L，可形成如图1J所示的位于外围区域R2的多个贯孔170a，其贯穿基板110、第一叠构层140及第二叠构层160，且贯孔170a位于切割道CL上，换句话说，切割道CL通过各个贯孔170a。接着，再如图1K所示进行一电镀制作工艺，以形成包覆基板110、第一叠构层140及第二叠构层160的表面以及贯孔170a的内壁的导电层。接着，再对上述的导电层进行一图案化制作工艺，以形成如图1L所示的多个导电贯孔170，其中导电贯孔170位于切割道CL上。之后，可再形成防焊层165于第二叠构层160上，且防焊层165暴露导电贯孔170。

接着，请参照图1K及图1M，沿着切割道CL切割基板110以及导电贯孔170，以形成多个彼此独立的电路板封装结构100，其中，导电贯孔170经切割而形成多个导电开槽172，导电开槽172分别位于各电路板封装结构100的一周缘。在本实施例中，导电开槽172可分别与第一外部导通柱152电连接。如此，本实施例的电路板封装结构100即可通过暴露于外的导电开槽172而轻易检测出导电开槽172内的电性导通情形(例如电性测试)。如此，电路板封装结构100的制造方法即大致完成。

在结构上来说，本实施例的电路板封装结构100如图1M所示包括一基板110、一环形磁力元件130、一第一叠构层140、多个第一外部导通柱152、多个第一内部导通柱154、多个第二叠构层160以及多个导电开槽172。基板110包括如图1B所示的环形凹槽120、彼此相对的第一表面116以及第二表面118。环形凹槽120设置于第一表面116。环形磁力元件130设置于环形凹槽120内。第一叠构层140设置于第一表面116上并覆盖环形凹槽120。

承上述，第一外部导通柱152贯穿基板110及第一叠构层140并位于环形凹槽120的外围区域R2，而第一内部导通柱154则贯穿基板110及第一叠构层140并位于环形凹槽120所圈围的内部区域R1。第一外部导通柱152分别与对应的第一内部导通柱154电连接，以形成环绕环形磁力元件130的线圈回路。第二叠构层160分别设置于第一叠构层140以及第二表面118上。导电开槽172则设置于基板110的周缘并贯穿基板110、第一叠构层140以及第二叠构层160。在本实施例中，导电开槽172分别与第一外部导通柱152电连接。

详细而言，电路板封装结构100还可包括如图1D所示的一粘着层GL，其设置于环形凹槽120的一底面，且此粘着层GL覆盖环形凹槽120的底面的覆盖面积小于或等于环形凹槽120的底面的总面积的十分之一。此外，电路板封装结构100也可包括另一粘着层GL，其设置于环形磁力元件130的顶面，并且，相似地，此粘着层GL覆盖环形磁力元件130的顶面的覆盖面积亦是小于或等于环形磁力元件130的顶面的总面积的十分之一。如此，环形磁力元件130可通过粘着层GL而固定于环形凹槽120内。并且，由于粘着层GL覆盖环形凹槽120的底面及环形磁力元件130的顶面的覆盖面积极小，因而可减少粘着层GL固化而产生的应力，进而可降低应力对环形磁力元件130的电感值及电气特性所造成的负面影响。

图2A至图2I是依照本发明的一实施例的一种电路板封装结构的制造方法的部分流程剖面示意图。本实施例的前半段制作工艺可沿用前一实施例的图1A至图1I的制作工艺，也就是说，本实施例的电路板封装结构的制造方法可在图1I的制作工艺之后，改为接续图2A至图2I的制作工艺。

因此，在本实施例的制造流程中，如图1I所示的分别压合第二叠构层160于第一叠构层140及基板110的第二表面118上之后，可如图2A所示的形成位于外围区域R2的多个外部贯孔182a、位于内部区域R1的多个内部贯孔184a以及多个盲孔186a。外部贯孔182a及内部贯孔184a贯穿基板110、第一叠构层140及第二叠构层160，而盲孔186a则连接第一叠构层140与第二叠构层160。

接着，再如图2B所示进行一电镀制作工艺，以形成包覆基板110、第一叠构层140及第二叠构层160的表面与外部贯孔182a、内部贯孔184a及盲孔186a的内壁的导电层。接着，再如图2C所示，将塞孔材182b、184b 填入外部贯孔182a与内部贯孔184a内。塞孔材182b、184b的材质可为绝缘材料或是其他适合的塞孔材料。

之后，再对上述的导电层进行一图案化制作工艺，以形成如图2D所示的多个第二外部导通柱182、多个第二内部导通柱184、多个图案化线路层188以及至少一个导通盲孔186或接垫。第二外部导通柱182位于外围区域R2，第二内部导通柱184位于内部区域R1，且第二外部导通柱182分别与对应的第二内部导通柱184电连接。图案化线路层188分别设置于第二叠构层160上并连接对应的导通盲孔186或接垫与对应的第二外部导通柱182。导通盲孔186或接垫则连接第一叠构层140与第二叠构层160。详细而言，导通盲孔186或接垫电连接至第一外部导通柱152或第一内部导通柱154，更具体来说，导通盲孔186或接垫可连接第一外部导通柱152或第一内部导通柱154的至少一端，或设置于第一叠构层140或第二表面118上。如此，第二外部导通柱182即可通过图案化线路层188及导通盲孔186或接垫而与对应的第一外部导通柱152电连接。如此，彼此电连接的第二外部导通柱182与第二内部导通柱184也形成另一环绕环形磁力元件130的电性回路，因而达到增加环绕环形磁力元件130的线圈数的效果，进而可提升电感值。

请参照图2E，接着，各压合一第三叠构层190于第二叠构层160上。第三叠构层190覆盖第二外部导通柱182及第二内部导通柱184。在本实施例中，第三叠构层190的结构可相似于第二叠构层160而可包括一铜箔层以及一含非固化环氧树脂的玻璃纤维层，分别位于彼此相对的上下层，且含非固化环氧树脂的玻璃纤维层位于第三叠构层190的一压合面上。

接着，可形成如图2F所示的位于外围区域R2的多个贯孔175a，其贯穿基板110、第一叠构层140、第二叠构层160及第三叠构层190，且贯孔175a位于切割道CL上，换句话说，切割道CL通过各个贯孔175a。接着，再如图2G所示进行一电镀制作工艺，以形成一导电层，其包覆基板110、第一叠构层140、第二叠构层160及第三叠构层190的表面与贯孔175a的内壁。接着，再对上述的导电层进行一图案化制作工艺，以形成如图2H所示的多个导电贯孔175，其中导电贯孔175位于切割道CL上并贯穿基板110、第一叠构层140、第二叠构层160及第三叠构层190。之后，可再形成防焊层195于第三叠构层190上，且防焊层195暴露导电贯孔175。

接着，请参照图2H及图2I，沿着如图2H所示的切割道CL切割基板 110、第一叠构层140、第二叠构层160、第三叠构层190以及导电贯孔175，以形成多个彼此独立的电路板封装结构100a，其中，导电贯孔175经切割而形成多个导电开槽176，导电开槽176分别位于各电路板封装结构100a的一周缘。在本实施例中，导电开槽176可分别与第二外部导通柱182电连接。如此，本实施例的电路板封装结构100a即可通过暴露于外的导电开槽176而轻易检测出导电开槽176内的导通情形(例如电性测试)，因而可提升电路板封装结构100a的制作工艺良率。如此，电路板封装结构100a的制造方法即大致完成。

在结构上来说，如图2I所示的电路板封装结构100a与前述实施例中的电路板封装结构100的不同之处在于：电路板封装结构100a还包括多个第二外部导通柱182、多个第二内部导通柱184、至少一个导通盲孔186或接垫、多个图案化线路层188以及多个第三叠构层190。第二外部导通柱182贯穿基板110、第一叠构层140及第二叠构层160并设置于外围区域R2。第二内部导通柱184贯穿基板110、第一叠构层140及第二叠构层160并设置于内部区域R1，且第二外部导通柱182分别与对应的第二内部导通柱184电连接。

承上述，导通盲孔186或接垫连接第一叠构层140与第二叠构层160。详细而言，导通盲孔186或接垫电连接至第一外部导通柱152或第一内部导通柱154，更具体来说，导通盲孔186或接垫可连接第一外部导通柱152或第一内部导通柱154的至少一端，或设置于第一叠构层140或第二表面118上。图案化线路层188则设置于第二叠构层160上并连接导通盲孔186与对应的第二外部导通柱182。如此，第二外部导通柱182可通过导通盲孔186及图案化线路层188而与对应的第一外部导通柱152电连接。因此，彼此电连接的第二外部导通柱182与第二内部导通柱184也可形成另一环绕环形磁力元件130的电性回路，因而达到增加环绕环形磁力元件130的线圈数的效果，进而可提升电感值

并且，第三叠构层190分别设置于第二叠构层160上，且第三叠构层190覆盖第二外部导通柱182及第二内部导通柱184。导电开槽176位于基板110的周缘而贯穿基板110、第一叠构层140、第二叠构层160及第三叠构层190，并分别与第二外部导通柱182电连接。

综上所述，本发明将导电贯孔设置于基板的切割道上，因此，在进行切 割制作工艺以形成多个独立的电路板封装结构时，导电贯孔也同时被切割而形成暴露于封装结构外的导电开槽，让技术人员可通过暴露于外的导电开槽而轻易检测出导电开槽内的导通情形(例如电性测试)，因而可提升电路板封装结构的制作工艺良率。

此外，本发明更通过粘着层将环形磁力元件固定于基板的环形凹槽内，并将粘着层的覆盖面积控制在小于或等于其所覆盖的表面的总面积的十分之一。如此，由于粘着层的覆盖面积极小，因而可减少粘着层固化而产生的应力，进而降低应力对环形磁力元件的电感值及电气特性所造成的负面影响。

并且，本发明还可通过叠构增层的方式于环形磁力元件的外围区域及内部区域形成导通柱，并将其电连接，以形成环绕环形磁力元件的电性回路，并可重复上述制作工艺步骤以通过重复增层的方式而形成多个环绕环形磁力元件的电性回路，以此增加环绕环形磁力元件的线圈的数量，因而可提升电感值。因此，本发明的电路板封装结构及其制造方法可有效提升制作工艺良率，并提升电路板封装结构的电性表现。

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。