印刷配线板、电子部件以及制作印刷配线板的方法与流程

本发明涉及印刷电路板、电子部件以及制作印刷电路板的方法。

背景技术：

近年来，随着朝减小电子装置的尺寸和重量的趋势发展，还存在实现了导电图案的尺寸减小以及密度增大的构成电子装置的电子部件(例如，线圈)的需求。为了满足该需求，已开发出基板上具有线圈图案的柔性印刷电路板作为对电线被缠绕在磁性材料上的常规线圈的替代(参考专利文献1)。

然而，在柔性印刷电路板中，采用使用光阻(又称为光致光阻剂或光刻胶)图案的光刻技术来形成构成线圈的导电图案。因此，导电图案的线宽和节距取决于光阻图案的线宽和节距，这限制了导电图案的密度增大。

引用列表

专利文献

专利文献1：日本未经审查的专利申请公开No.2011-192710

技术实现要素：

技术问题

基于上述情况，完成本发明。本发明的目的在于提供具有高密度导电图案的印刷电路板、电子部件以及制作印刷电路板的方法。

解决问题的技术方案

根据本发明的实施例的印刷电路板包括：基膜，其具有绝缘性；以及导电图案，其形成在所述基膜的至少一个表面上，其中，所述导电图案的至少一部分包括芯体和缩小层，所述缩小层通过镀敷而形成在所述芯体的外表面上。

根据本发明的另一个实施例的电子部件包括所述印刷电路板。

根据本发明的另一个实施例的制作印刷电路板的方法是制作如下印刷电路板的方法，该印刷电路板包括：基膜，其具有绝缘性；以及导电图案，其形成在所述基膜的至少一个表面上，该方法包括：利用减成法或半加成方法形成所述导电图案的芯体的步骤；以及通过镀敷而在所述芯体的外表面的至少一部分上形成缩小层的步骤。

本发明的有益效果

印刷电路板和电子部件具有高密度导电图案。因此，这些印刷电路板和电子部件可适当地用作例如线圈。制作印刷电路板的方法能够容易且确定地制作具有高密度导电图案的印刷电路板。

附图说明

图1A是示出了根据本发明的实施例的印刷电路板的示意性平面图。

图1B是沿着图1A中的线A-A截取的示意性截面图。

图2A是示出了用于制作图1中的印刷电路板的方法的示意性截面图。

图2B是示出了用于制作图1中的印刷电路板的方法的示意性截面图。

图2C是示出了用于制作图1中的印刷电路板的方法的示意性截面图。

图2D是示出了用于制作图1中的印刷电路板的方法的示意性截面图。

图3A是示出了用于制作图1中的印刷电路板的方法的示意性截面图，该方法与图2A至图2D中的方法不同。

图3B是示出了用于制作图1中的印刷电路板的方法的示意性截面图，该方法与图2A至图2D中的方法不同。

图3C是示出了用于制作图1中的印刷电路板的方法的示意性截面图，该方法与图2A至图2D中的方法不同。

图3D是示出了用于制作图1中的印刷电路板的方法的示意性截面图，该方法与图2A至图2D中的方法不同。

图3E是示出了用于制作图1中的印刷电路板的方法的示意性截面图，该方法与图2A至图2D中的方法不同。

图4A是线圈的示意性平面图，该线圈为根据本发明的实施例的电子部件。

图4B是沿着图4A中的线B-B截取的示意性截面图。

具体实施方式

[本发明的各个实施例的描述]

根据本发明的实施例的印刷电路板包括：基膜，其具有绝缘性；以及导电图案，其形成在所述基膜的至少一个表面上，其中，所述导电图案的至少一部分包括芯体和缩小层，所述缩小层通过镀敷而形成在所述芯体的外表面上。

在印刷电路板中，导电图案的至少一部分包括芯体和形成在芯体的外表面上的缩小层。相应地，利用减成法或半加成方法形成芯体，并且随后通过镀敷形成缩小层，使得印刷电路板可以具有间隙宽度比利用减成法或半加成方法形成的导电图案的间隙宽度窄的导电图案。结果，印刷电路板包括具有高密度的导电图案。

导电图案的该部分优选地具有带状构造或螺旋状构造。包括芯体和缩小层的导电图案由此形成为具有带状构造或螺旋状构造，使得导电图案具有增强的规则性，这导致提高了例如电阻和介电常数的均一性。

导电图案的该部分优选地具有30μm以下的平均电路间隙宽度。平均电路间隙宽度被设定为该上限值以下，从而实现导电图案的密度的进一步增大。

导电图案的该部分优选地具有0.5以上的平均高宽比。高宽比被设定为该下限值以上，从而在保持导电图案的密度的同时实现导电图案的厚度增大。

镀敷优选地为电镀或化学镀。由此通过电镀形成缩小层，从而可以容易且确定地形成缩小层。这能够形成导电图案的较窄的平均电路间隙宽度，从而导致密度的进一步增大。在镀敷期间芯体的电路的一部分被电气切断，使得缩小层可以仅形成在所需芯体的外表面上，这有助于在保持导电图案的尺寸精度的情况下调节导电图案的尺寸。作为选择，通过化学镀形成缩小层，这能够提高缩小层的厚度的均一性且还降低成本。

所述芯体和所述缩小层的主要成分优选地为铜或铜合金。因此，芯体和缩小层的主要成分为铜，这增强了导电图案的导电性。另外，实现了导电图案的制作成本的降低。

基膜的另一个表面上还优选地包括导电图案，并且导电图案的至少一部分还优选地包括芯体和缩小层。因此，基膜的一个表面和另一个表面上还包括具有芯体和缩小层的这种导电图案，这能够在制作作为线圈的印刷电路板的情况下增大线圈的匝数，并在抑制线圈的面积和厚度增大的同时调节电感。这能够增大耦合系数并还减小尺寸。

根据本发明的实施例的电子部件包括印刷电路板，使得电子部件具有高密度的导电图案，并在例如空间利用方面表现出色。

根据本发明的实施例的制作印刷电路板的方法是制作如下印刷电路板的方法，该印刷电路板包括：基膜，其具有绝缘性；以及导电图案，其形成在所述基膜的至少一个表面上，该方法包括：利用减成法或半加成方法形成所述导电图案的芯体的步骤；以及通过镀敷而在所述芯体的外表面的至少一部分上形成缩小层的步骤。

根据制作印刷电路板的该方法，利用减成法或半加成方法形成芯体，并且随后通过镀敷来形成缩小层。这能够使导电图案的间隙宽度比利用减成法或半加成方法形成的导电图案的间隙宽度窄。结果，制作印刷电路板的方法提供具有高密度导电图案的印刷电路板。

在本文中，术语“电路间隙宽度”表示在导电图案由线性元件构成的情况下彼此面对的相邻表面之间的距离，或者表示在导电图案由例如点元件等限定有周缘(圆周)的元件构成的情况下导电图案中的相邻外周之间的最短距离。术语“高宽比”表示导电图案的平均高度与平均宽度的比率。术语“宽度”表示在导电图案由线性元件构成的情况下与纵向正交的方向上的尺寸，或者表示在导电图案由例如点元件等限定有周缘的元件构成的情况下与最大直径方向正交的方向上的尺寸。术语“高度”表示从导电图案的与基膜接触的表面至导电图案的位于基膜相反侧的表面的距离。术语“主要成分”表示具有最大含量的成分，例如，含量为50质量％(质量百分比)以上的成分。顺便提及，这些定义类似地适用于例如以下所述的其他部件。

[本发明的各个实施例的细节]

在下文中，将描述根据本发明的实施例的印刷电路板及制作印刷电路板的方法。顺便提及，术语“正面侧”在这些实施例中表示在基膜的厚度方向上基膜的形成有导电图案的一侧。本实施例中的正面背面并不限定所使用的印刷电路板的正面背面。

[印刷电路板]

在图1A和图1B中，印刷电路板1是所谓的柔性印刷电路板，柔性印刷电路板具有柔性并主要包括基膜2以及形成在基膜2的正面侧的导电图案3。印刷电路板1还可以包括位于基膜2或导电图案3的正面侧上的覆盖膜。

<基膜>

基膜2具有绝缘性和柔性。基膜2的主要成分的实例包括聚酰亚胺、聚对苯二甲酸乙二醇酯、氟树脂和液晶聚合物。基膜2可以包含除了例如聚酰亚胺等示例性树脂之外的树脂以及抗静电剂。

基膜2的平均厚度的下限值不受特别限制，并优选为3μm，更优选地为5μm，更优选地为10μm。另一方面，基膜2的平均厚度的上限值不受特别限制，并优选为200μm，更优选地为150μm，更优选地为100μm。当基膜2的平均厚度小于下限值时，绝缘性和机械强度可能变得不足。另一方面，当基膜2的平均厚度大于上限值时，印刷电路板1可能具有过大的厚度。

在本文中，术语“平均厚度”表示在任意十个点处测量出的厚度的平均值。顺便提及，该定义类似地适用于例如以下所述的其他部件的“平均厚度”。

<导电图案>

导电图案3直接形成在基膜2的正面侧或使另一层置于导电图案3与基膜2的正面侧之间。导电图案3包括芯体3a和缩小层3b。

(芯体)

利用减成法或半加成方法在基膜2的表面上形成芯体3a。根据减成法，对形成在基膜2上的金属箔进行蚀刻，以形成具有所需图案的芯体3a。作为选择，根据半加成方法，首先在基膜2的正面侧上形成薄导电图案(种子层)，并利用光刻方法在种子层的表面上形成光阻图案。随后，利用用作掩模的光阻图案对种子层的露出表面进行镀敷，从而形成具有所需图案的芯体3a。

用于芯体3a的材料的实例包括铜、铝、银、金、镍、上述金属的合金以及不锈钢。在这些材料之中，从提供高导电性的角度考虑以及从实现降低成本的角度考虑，铜和铜合金是优选的。

芯体3a的平均宽度的上限值优选地为30μm，更优选地为20μm。另一方面，该平均宽度的下限值优选地为2μm，更优选地为5μm。当平均宽度小于下限值时，导电图案3可能具有不足的连续性。与之相反，当平均宽度大于上限值时，可能变得难以实现印刷电路板1的尺寸减小。

芯体3a的平均电路间隙宽度的下限值优选地为15μm，更优选地为20μm。另一方面，该平均电路间隙宽度的上限值优选地为50μm，更优选地为30μm。当平均电路间隙宽度小于下限值时，用于形成缩小层3b的镀敷可能导致填充芯体3a的相邻部分之间的间隙，这可能造成导电图案3短路。与之相反，当平均电路间隙宽度大于上限值时，可能不会充分增大导电图案3的密度。

芯体3a的平均高度的上限值优选地为50μm，更优选地为40μm。另一方面，该平均高度的下限值优选地为5μm，更优选地为10μm。当平均高度大于上限值时，可能变得难以实现印刷电路板1的尺寸减小。当平均高度小于下限值时，导电图案3可能具有不足的连续性。

(缩小层)

通过镀敷而在芯体3a的外表面上形成缩小层3b。该缩小层3b覆盖芯体3a，以形成具有狭窄间隙宽度的导电图案3。该镀敷可以仅执行一次或以多个镀敷步骤来执行。

用于形成缩小层3b的镀敷优选地为电镀或化学镀，更优选地为电镀。这种镀敷的类型的实例包括镀铜、镀金、镀镍以及镀敷上述金属的合金。在这些材料之中，从提供高导电性的角度考虑以及从实现降低成本的角度考虑，镀铜和镀铜合金是优选的。

用于缩小层3b的材料优选地与用于芯体3a的材料相同。这样，芯体3a和缩小层3b由相同材料形成，从而芯体3a和缩小层3b具有均一的电性能(例如，介电常数)，这使得进一步增强导电图案3的导电性。

缩小层3b的平均厚度的上限值优选地为15μm，更优选地为12μm。另一方面，该平均厚度的下限值优选地为5μm，更优选地为8μm。当平均厚度大于上限值时，导电图案3可能具有过大的厚度和高度。与之相反，当平均厚度小于下限值时，可能不能实现导电图案3的密度的充分增大。在本文中，短语“缩小层的厚度”表示在基膜2的厚度方向上或在与厚度方向垂直的方向上从缩小层3b的与芯体3a接触的表面至缩小层3b的位于芯体3a相反侧的表面的距离。

包括芯体3a和缩小层3b的导电图案3优选地具有带状构造或螺旋状构造，更优选地具有螺旋状构造。当导电图案3具有这种构造时，导电图案3具有增强的规则性。这使得例如电阻和介电常数的均一性提高。

导电图案3的平均电路间隙宽度的上限值优选地为30μm，更优选地为20μm。另一方面，该平均电路间隙宽度的下限值优选地为3μm，更优选地为5μm。当平均电路间隙宽度大于上限值时，可能不能实现导电图案3的密度的充分增大。与之相反，当平均电路间隙宽度小于下限值时，可能变得难以形成导电图案3。

导电图案3的平均高宽比的下限值优选地为0.5，更优选地为0.8。另一方面，该平均高宽比的上限值优选地为2，更优选地为1.5。当平均高宽比小于下限值时，可能不能实现导电图案3的密度的充分增大。与之相反，当平均高宽比大于上限值时，导电图案3可能变得例如容易受损或分离。

导电图案3的平均宽度的上限值优选地为40μm，更优选地为35μm。另一方面，该平均宽度的下限值优选地为7μm，更优选地为10μm。当平均宽度大于上限值时，可能不能实现导电图案3的密度的充分增大。与之相反，当平均高宽比小于下限值时，导电图案3可能变得例如容易受损或分离。

导电图案3的平均高度的上限值优选地为40μm，更优选地为30μm。另一方面，该平均高度的下限值优选地为10μm，更优选地为15μm。当平均高度大于上限值时，可能变得难以实现印刷电路板1的尺寸减小。当平均高度小于下限值时，导电图案3可能具有不足的连续性。

导电图案3的平均节距的上限值优选地为70μm，更优选地为50μm。另一方面，该平均节距的下限值优选地为10μm，更优选地为15μm。当平均节距大于上限值时，可能不能实现导电图案3的密度的充分增大。与之相反，当节距小于下限值时，可能变得难以形成导电图案3。在本文中，术语“节距”表示在导电图案3由线性元件构成的情况下导电图案3的中心线之间的距离，或者表示在导电图案3由例如点元件等限定有周缘的元件构成的情况下导电图案3的中心点之间的距离。

<覆盖膜>

在包括基膜2和导电图案3在内的层叠体的位于形成有导电图案3的一侧的表面上形成有覆盖膜4，且在覆盖膜4与上述表面之间夹设有粘合剂层5。该覆盖膜4形成为保护导电图案3等。

覆盖膜4为柔性膜，并优选地具有绝缘性。覆盖膜4的主要成分的实例包括聚酰亚胺、环氧树脂、酚醛树脂、丙烯酸树脂、聚酯、热塑性聚酰亚胺、聚对苯二甲酸乙二醇酯、氟树脂和液晶聚合物。具体而言，从耐热性的角度考虑，聚酰亚胺是优选的。顺便提及，该覆盖膜4包含例如除了主要成分之外的树脂、耐气候性剂或抗静电剂。

覆盖膜4的平均厚度的下限值不受特别限制，并优选为3μm，更优选地为10μm。另一方面，覆盖膜4的平均厚度的上限值不受特别限制，并优选为500μm，更优选地为150μm。当覆盖膜4的平均厚度小于下限值时，对导电图案3等的保护可能变得不足，并且在形成覆盖膜4以便具有绝缘性的情况下，可能不能提供足够的绝缘性。与之相反，当覆盖膜4的平均厚度大于上限值时，对导电图案3等的保护效果增加可能变弱，并且覆盖膜4可能具有不足的柔性。

<粘合剂层>

形成粘合剂层5来使覆盖膜4与包括基膜2和导电图案3在内的层叠体的位于形成有导电图案3的一侧的表面粘接起来。粘合剂层5的平均厚度的下限值优选地为5μm，更优选地为10μm。另一方面，粘合剂层5的平均厚度的上限值优选地为100μm，更优选地为75μm。当粘合剂层5的平均厚度小于下限值时，覆盖膜4与层叠体之间的粘接强度可能会变得不足。与之相反，当粘合剂层5的平均厚度大于上限值时，印刷电路板1可能具有过大的厚度。

<优点>

印刷电路板1包括导电图案3，导电图案3包括芯体3a以及形成在芯体3a的外表面上的缩小层3b。因此，在印刷电路板1中，利用减成法或半加成方法形成芯体3a，并且随后通过镀敷来形成缩小层3b，使得导电图案3的间隙宽度比利用减成法或半加成方法形成的导电图案的间隙宽度窄。结果，印刷电路板1包括具有高密度的导电图案3。

[制作印刷电路板的方法]

在下文中，将参考印刷电路板1描述制作根据实施例的印刷电路板的方法。

制作印刷电路板的方法主要包括如下步骤：利用减成法或半加成方法将导电图案3的芯体3a形成为层的步骤；以及通过镀敷来在芯体3a的外表面的至少一部分上形成缩小层3b的步骤。该方法还可以包括如下步骤：在形成缩小层3b之后，在基膜2和导电图案3上形成覆盖膜4。

<芯体形成步骤>

在芯体形成步骤中，利用减成法或半加成方法在基膜2的表面上形成芯体3a。从可以容易形成更精细图案的角度考虑，该层形成方法优选地为半加成方法。

<减成法>

当如图2A至2C所示那样利用减成法形成芯体3a时，芯体形成步骤主要包括：在基膜2上形成金属箔M的步骤；在金属箔M的表面上形成光阻图案X的步骤；利用用作掩模的光阻图案X对金属箔M进行蚀刻的步骤；以及剥离光阻图案X的步骤。

(金属箔形成步骤)

在该步骤中，如图2A所示，在基膜2上形成金属箔M。这种形成方法的实例包括使用粘合剂使金属箔M粘接至基膜2的粘接方法；将树脂合成物(其为用于基膜2的材料)施加至金属箔M的铸造方法；在基膜2上形成种子层并随后通过电镀在该种子层上形成金属层的溅射/镀敷方法；以及利用热压机粘接金属箔的层压方法。

金属箔M的平均厚度的下限值不受特别限制，并优选为5μm，更优选地为10μm。另一方面，金属箔的平均厚度的上限值不受特别限制，并优选为100μm，更优选地为75μm，更优选地为50μm。当该平均厚度小于下限值时，导电图案3可能具有不足的连续性。与之相反，当该平均厚度大于上限值时，不能满足印刷电路板1的厚度减小的要求。

(光阻图案形成步骤)

在该步骤中，如图2B所示，在金属箔M的表面上形成光阻图案X。具体而言，在金属箔M的表面上形成光阻膜，随后将光阻膜曝光并显影，从而形成具有预定图案的光阻图案X。光阻膜的形成方法的实例包括：将光阻合成物施涂至金属箔M的表面的方法；以及将干膜光阻剂置于金属箔M的表面上的方法。可以根据例如所使用的光阻合成物来适当地调整光阻膜的曝光和显影条件。

(金属箔蚀刻步骤)

在该步骤中，利用用作掩模的光阻图案X蚀刻金属箔M。这种蚀刻方法可以是在减成法中使用的已知方法。

(光阻图案剥离步骤)

在该步骤中，从金属箔M上剥离光阻图案X。具体而言，使用剥离剂来剥离光阻图案。该剥离剂可以是已知的剥离剂。剥离剂的实例包括：例如氢氧化钠和氢氧化钾的碱性水溶液；例如烷基苯磺酸的有机酸性溶液；以及例如乙醇胺等有机胺和极性溶剂的混合溶液。剥离光阻图案X，从而提供如图2C所示的层叠体，在层叠体中，芯体3a形成在基膜2的表面上。

<半加成方法>

当利用半加成方法形成芯体3a时，如图3A至图3D所示，芯体形成步骤主要包括：在基膜2的表面上形成薄导电层(种子层)S的步骤；在种子层S的表面上形成光阻图案X的步骤；对种子层S的经由光阻图案X露出的表面进行镀敷以形成金属图案Y的步骤；剥离光阻图案X的步骤；以及利用用作掩模的金属图案Y对种子层S进行蚀刻的步骤。芯体3a具有种子层S和金属图案Y依次层叠的结构。

(种子层形成步骤)

在该步骤中，如图3A所示，在基膜2的表面上形成种子层S。该种子层S可以由已知方法形成。该方法的实例包括化学镀、溅射、气相沉积以及施涂细小导电颗粒分散液体。种子层S的材料的实例包括例如铜、银、镍和钯等已知材料。在这些材料之中，铜是优选的。

种子层S的平均厚度的上限值优选地为10nm，更优选地为8nm。另一方面，该平均厚度的下限值优选地为2nm，更优选地为3nm。当该平均厚度大于上限值时，可以不能充分蚀刻掉除了芯体3a之外的种子层S。与之相反，当该平均厚度小于下限值时，可能变得难以在种子层S的表面上形成金属图案Y。

(光阻图案形成步骤)

在该步骤中，如图3B所示，在种子层S的表面上形成光阻图案X。可以利用与在上述减成法中形成光阻图案X的过程相同的过程来形成该光阻图案。

(金属图案形成步骤)

在该步骤中，如图3C所示，进行电镀以在种子层S的不具有光阻图案X的区域上形成金属图案Y。该电镀可以适当地使用与所示例的用于芯体3a的材料相同的材料。

(光阻图案剥离步骤)

在该步骤中，从种子层S剥离光阻图案X。利用与上述减成法中的过程相同的过程进行该剥离。

(种子层蚀刻步骤)

在该步骤中，利用用作掩模的金属图案Y蚀刻种子层S。如图3D所示，由于该蚀刻，提供基膜2上形成有芯体3a的层叠体。该蚀刻使用侵蚀形成种子层S的金属的蚀刻剂。因此，该蚀刻剂也可能侵蚀金属图案Y。然而，对金属图案Y的这种蚀刻是可忽略的，因为金属图案Y的厚度远远大于种子层S的厚度。

<缩小层形成步骤>

在缩小层形成步骤中，镀敷芯体3a以在芯体3a上形成缩小层3b。结果，如图2D和图3E所示，形成包括芯体3a和缩小层3b的导电图案3。

在用于形成缩小层3b的镀敷期间的温度的上限值优选地为60℃，更优选地为50℃。另一方面，该镀敷温度的下限值优选地为10℃，更优选地为20℃。当镀敷温度高于上限值时，芯体3a等可能例如变形。与之相反，当镀敷温度小于下限值时，缩小层3b可能具有不足的厚度。

用于形成缩小层3b的镀敷的时间的上限值优选地为200分钟，更优选地为150分钟。另一方面，该镀敷时间的下限值优选地为10分钟，更优选地为20分钟。当镀敷时间大于上限值时，缩小层3b具有增大的厚度，这可能造成例如导电图案3短路。与之相反，当镀敷时间小于下限值时，缩小层3b可能具有不足的厚度。

<覆盖膜布置步骤>

在覆盖膜布置步骤中，首先将粘合剂层5置于覆盖膜4的一个表面上；并且将该层叠体置于基膜2上，使得层叠体的粘合剂层5侧面对基膜2。随后，加热基膜2、导电图案3和覆盖膜4以使粘合剂层5固化。加热温度优选地为120℃以上且200℃以下，并且加热时间优选地为1分钟以上且60分钟以下。加热温度和加热时间被设定在这些范围内，使得粘合剂层5有效地发挥其粘合性，并且可以抑制基膜2等的蚀变(alteration)。加热方法不受特别限制。方法的实例包括：使用例如热压机、烤箱和热板等加热单元的加热方法；并且优选地使用热压机在按压下进行加热。

[优点]

根据制作印刷电路板的方法，利用减成法或半加成方法形成芯体3a，并且随后通过镀敷来形成缩小层3b，使得导电图案3的间隙宽度比利用减成法或半加成方法形成的导电图案的间隙宽度窄。结果，该制作印刷电路板的方法提供包括高密度导电图案3的印刷电路板1。

[电子部件]

电子部件包括上述印刷电路板。电子部件还可以包括除了印刷电路板之外的电子部件。

电子元件不受特别限制，只要电子元件通常用于电子部件即可，并且可以为无源元件或有源元件。电子元件的实例包括电容器、电感器、电阻器、发光二极管、光传感器和IC芯片。

<线圈>

图4A和图4B所示的线圈10是包括印刷电路板11的电子部件的实例。在包括线圈10的印刷电路板11中，在基膜12的正面侧和背面侧上形成包括芯体13a和缩小层13b的导电图案13。

导电图案13具有单个连续线构造，该单个连续线构造包括形成在基膜12的正面侧上的螺旋状部分、与螺旋状部分的最外端相连的外线性部分以及形成在基膜12的背面侧上且经由贯穿孔13c与螺旋状部分的最内端相连的内线性部分。外线性部分和内线性部分的没有与螺旋状部分连接的端部连接至电源(未示出)。

在螺旋状部分中，芯体13a的宽度优选地从外侧向内侧增大。如上所述，通过镀敷来形成缩小层13b，并且镀敷溶液趋于不进入到螺旋状部分内部中的芯体13a中的间隙。因此，对螺旋状部分的外侧和内侧而言，缩小层13b趋于具有不同的厚度。因此，芯体13a的宽度从外侧向内侧增大，从而提高导电图案13的宽度的均一性。

当芯体13a的宽度从外侧向内侧增大时，关于在螺旋状部分中芯体13a每匝的宽度增大比率，上限值优选地为500％，更优选地为400％。另一方面，该宽度增大比率的下限值优选地为5％，更优选地为10％。当宽度增大比率大于上限值时，在螺旋状部分的外部与内部之间导电图案13的宽度可能变化过大，使得可能变得难以增大线圈的匝数，或者导电图案13的外侧可能趋于损坏。与之相反，当宽度增大比率小于下限值时，可能不能充分提高导电图案13的宽度的均一性。在本文中，术语“宽度增大比率”表示用{(L2-L1)/L1}×100表示的值，这里，L1表示导电图案13的增大前宽度，而L2表示增大后宽度。

(制作线圈的方法)

制作线圈10的方法主要包括如下步骤：在正面侧上形成导电图案13的步骤；在背面侧上形成导电图案13的步骤；以及形成贯穿孔13c的步骤。正面侧导电图案形成步骤和背面侧导电图案形成步骤包括上述制作印刷电路板的方法的芯体形成步骤和缩小层形成步骤。

在贯穿孔形成步骤中，正面侧导电图案13电连接至背面侧导电图案13。可以通过在具有正面侧导电图案13和背面侧导电图案13的层叠体中形成贯穿孔，并且用例如铜等金属镀敷该贯穿孔，或者将例如银膏或铜膏注入到贯穿孔中并通过加热使膏固化，来形成该贯穿孔13c。

可以同步执行正面侧导电图案形成步骤和背面侧导电图案形成步骤，或者可以进行这两个步骤之一并随后可以进行另一个步骤。

<优点>

线圈10包括印刷电路板11，使得导电图案13在螺旋状部分中具有窄的间隙宽度并具有高密度。因此，线圈10能够减小尺寸并具有高电感。

[其他实施例]

本文所公开的实施例就各方面而言应理解为示例性的而不是限制性的。本发明的范围不限于上述实施例的构造，而是由下述权利要求书表示。本发明的范围意图涵盖落入权利要求书的等同内容的含义和范围内的所有变型。

印刷电路板不限于单个表面上具有导电图案的单面印刷电路板或双面上具有导电图案的双面印刷电路板。印刷电路板可以为层叠有多个导电图案的多层印刷电路板。

印刷电路板可以为基膜具有柔性的柔性印刷电路板或可以为基膜不具有柔性的所谓的刚性电路板。

利用整个导电图案包括芯体和缩小层的实例描述了上述实施例。然而，各个实施例不限于该实例，并且导电图案的一部分可以只具有芯体。在该情况下，仅在芯体的必要部分上形成缩小层，从而帮助调节导电图案的尺寸，并实现印刷电路板的尺寸减小。仅在芯体的一部分上形成缩小层的方法的实例包括如下方法：在缩小层形成步骤之前掩盖芯体的方法；以及电气地切断芯体的一部分并进行电镀以形成缩小层的方法。

当电子部件为线圈时，该线圈不限于仅在基膜的正面上形成螺旋状导电图案的上述实施例，并且基膜的背面侧也可以包括具有芯体和缩小层的螺旋状导电图案。

在该情况下，基膜的正面侧螺旋状导电图案和背面侧螺旋状导电图案优选地形成在彼此对应的位置处且基膜被置于上述两导电图案之间，并且正面侧螺旋状导电图案和背面侧螺旋状导电图案具有相同形状。这样，在基膜的两表面的相应位置处形成具有相同形状的螺旋状导电图案，从而增大线圈的耦合系数。

当电子部件是线圈时，优选地使用包括两个以上导电图案的堆叠体的多层印刷电路板。线圈优选地具有两个以上这种印刷电路板的堆叠体的构造。因此，线圈包括多个导电图案，从而增强例如耦合系数等特性。

缩小层的表面可以具有表面处理层。因此，导电图案具有表面处理层，从而减少导电成分从导电图案中泄漏以及导电成分的反应性成分(例如，氧和硫)扩散到导电图案中。

表面处理层的材料不受特别限制，只要表面处理层防止导电成分从导电图案中泄漏以及反应性成分扩散到导电图案中即可。材料的实例包括金属、树脂、陶瓷及前述的混合物。具体而言，表面处理层的优选材料是镍、锡、金和铝。表面处理层可以形成为单层或多层。

表面处理层的平均厚度不受特别限制。该平均厚度的下限值优选地为0.01μm，更优选地为0.03μm，更优选地为0.05μm。另一方面，该平均厚度的上限值优选地为6.0μm，更优选地为1.0μm，更优选地为0.5μm。当表面处理层的平均厚度小于下限值时，可能不能充分地防止例如铜等导电成分从导电图案中泄漏出来以及反应性成分扩散到导电图案中。与之相反，当平均厚度大于上限值时，因厚度增加而造成的成本增加可能不能匹配防止导电成分从导电图案中泄漏以及反应性成分扩散到导电图案中的增量效果。

顺便提及，替代形成表面处理层，可以对导电图案的表面进行使用布莱特铜(Copper Brite)的防锈处理。该布莱特铜通过在异丙醇和羟丁酸(hydroxybutyric acid)中溶解例如聚氧乙烯烷基醚(polyoxyethylene alkyl ether)等水溶性聚合物来制备。

工业实用性

印刷电路板和电子部件具有高密度导电图案。因此，印刷电路板和电子部件可适当地用作例如线圈。制作印刷电路板的方法能够容易且确定地制作印刷电路板。

附图标记列表

1，11 印刷电路板

2，12 基膜

3，13 导电图案

3a，13a 芯体

3b，13b 缩小层

4 覆盖膜

5 粘合剂层

10 线圈

13c 贯穿孔

M 金属线圈

S 种子层

X 光阻图案

Y 金属图案